则与电阻R10的其中一端相连接，所述电阻R10的另一端则与处理芯片U1的OUT管脚相连接。极性电容C2的正极与三极管VT2的集电极相连接、负极经电阻R1后与二极管D3的P极相连接。极性电容C6的正极与处理芯片U1的IN管脚相连接、负极接地。
[0024]同时，二极管D2的N极经电感L后与处理芯片U1的VDD管脚相连接、P极与处理芯片U1的DIN管脚相连接。极性电容C3的正极经电阻R9后与二极管D2的N极相连接、负极与三极管VT1的基极相连。极性电容C4的正极与三极管VT1的发射极相连接、其负极与二极管D5的N极相连接，所述二极管D5的P极则与处理芯片U1的CS管脚相连接。二极管D6的P极经电阻R11后与三极管VT1的集电极相连接、N极经电阻R12后与放大器P1的输出端相连接。
[0025]所述放大器P1的负极与处理芯片U1的OUT管脚相连接、其正极与极性电容C4的负极相连接、其输出端则作为数字式应变电路的输出端并与处理器相连接；所述处理芯片U1的IN管脚与二极管D3的N极相连接，其GND管脚接地。
[0026]本发明的数字式应变电路为了更好的实现将不同负荷数据信息转换为不同的信号电码，本发明中的处理芯片U1采用了 8位的MAX1494集成芯片。其中MAX1494集成芯片的REF管脚和DIN管脚之间串接了电阻R3和二极管D1以及电感L来实现不同数据信号的增益，E0C管脚与电阻R5和三极管VT2以及二极管D3等元件组成信号检测桥，该信号检测桥用于检测信号的差值。经MAX1494集成芯片转换后生成的不同的信号电码通过CS管脚和OUT管脚后由放大器P1和二极管D5以及极性电容C4等元件形成的信号放大输出通道输出。
[0027]如图3所示，所述抗干扰模拟时基电路由时基芯片U2，三极管VT3，三极管VT4，场效应管Q1，电阻R13，电阻R14，电阻R15，电阻R16，电阻R17，电阻R18，电阻R19，电阻R20，电阻R21，电阻R22，极性电容C7，极性电容C8，极性电容C9，极性电容C10，极性电容Cl 1，二极管D7，二极管D8，二极管D9，二极管D10，以及二极管D11组成。
[0028]连接时，极性电容C9的负极经电阻R18后与三极管VT3的发射极相连接、正极经电阻R15后与三极管VT4的集电极相连接。极性电容C7的负极经电阻R13后接地、其正极与二极管D7的P极相连接，所述二极管D7的N极经电阻R17后与极性电容C9的负极相连接。二极管D11的N极与极性电容C9的负极相连接、P极经电阻R19后与三极管VT4的基极相连接。
[0029]其中，二极管D8的N极与时基芯片U2的TR管脚相连接、P极经电阻R16后与极性电容C9的正极相连接。二极管D9的N极与时基芯片U2的R管脚相连接、其P极经电阻R14与极性电容C8的负极相连接，所述极性电容C8的正极与三极管VT4的集电极相连接。极性电容C10的正极与三极管VT3的集电极相连接、负极与时基芯片U2的Q管脚相连接。电阻R20的一端与时基芯片U2的THR管脚相连接、另一端与场效应管Q1的栅极相连接。二极管D10的P极与场效应管Q1的源极相连接、N极经电阻R21后与场效应管Q1的漏极相连接。极性电容C11的正极经电阻R22后二极管D10的N极相连接、负极与接地。
[0030]所述时基芯片U2的CV管脚和DIS管脚分别与三极管VT4的发射极相连接、其VC管脚与三极管VT3的基极相连接、其GND管脚接地；所述极性电容C7的负极作为抗干扰模拟时基电路的输入端并与信号确认单元相连接；所述极性电容C11的正极作为抗干扰模拟时基电路的输出端并与选择单元相连接。
[0031]为提高本发明实施的效果，所述时基芯片U2为KA555集成芯片，该KA555集成芯片具有成本低、易使用、适应面广、驱动电流大和较强的负载能力等优点。
[0032]如上所述，便可以很好的实现本发明。
【主权项】
1.一种基于抗干扰模拟时基电路的智能电表应变控制系统，主要由处理器，信息采集单元，均与处理器相连接的分析单元和信号归类单元，与信号归类单元相连接的信号确认单元，均与信号确认单元相连接的保护单元和选择单元，以及与选择单元相连接的显示单元组成；其特征在于:在信号确认单元与选择单元之间还串接有抗干扰模拟时基电路，在信息采集单元与处理器之间还串接有数字式应变电路。2.根据权利要求1所述的一种基于抗干扰模拟时基电路的智能电表应变控制系统，其特征在于，所述抗干扰模拟时基电路由时基芯片U2，三极管VT3，三极管VT4，场效应管Q1，负极经电阻R18后与三极管VT3的发射极相连接、正极经电阻R15后与三极管VT4的集电极相连接的极性电容C9，正极顺次经二极管D7和电阻R17后与极性电容C9的负极相连接、负极经电阻R13后接地的极性电容C7，N极与极性电容C9的负极相连接、P极经电阻R19后与三极管VT4的基极相连接的二极管Dll，N极与时基芯片U2的TR管脚相连接、P极经电阻R16后与极性电容C9的正极相连接的二极管D8，N极与时基芯片U2的R管脚相连接、P极顺次经电阻R14和极性电容C8后与三极管VT4的集电极相连接的二极管D9，正极与三极管VT3的集电极相连接、负极与时基芯片U2的Q管脚相连接的极性电容C10，一端与时基芯片U2的THR管脚相连接、另一端与场效应管Q1的栅极相连接的电阻R20，P极与场效应管Q1的源极相连接、N极经电阻R21后与场效应管Q1的漏极相连接的二极管D10，以及正极经电阻R22后二极管D10的N极相连接、负极与接地的极性电容C11组成；所述时基芯片U2的CV管脚和DIS管脚分别与三极管VT4的发射极相连接、其VC管脚与三极管VT3的基极相连接、其GND管脚接地；所述极性电容C7的负极作为抗干扰模拟时基电路的输入端并与信号确认单元相连接；所述极性电容C11的正极作为抗干扰模拟时基电路的输出端并与选择单元相连接。3.根据权利要求2所述的一种基于抗干扰模拟时基电路的智能电表应变控制系统，其特征在于，所述数字式应变电路由处理芯片U1，放大器P1，三极管VT1，三极管VT2，负极与三极管VT2的基极相连接、正极顺次经电阻R2和二极管D1以及电阻R8后与处理芯片U1的VDD管脚相连接的极性电容C5，一端与三极管VT2的基极相连接、另一端与处理芯片U1的EOC管脚相连接的电阻R5，一端与极性电容C5的正极相连接的同时作为数字式应变电路的输入端与信息采集电路相连接、另一端与处理芯片U1的REF管脚相连接的电阻R3，负极接地、正极经电阻R4后与处理芯片U1的VDD管脚相连接的极性电容Cl，N极经电阻R6后与三极管VT2的发射极相连接、P极顺次经电阻R7和二极管D4以及电阻R10后与处理芯片U1的OUT管脚相连接的二极管D3，正极与三极管VT2的集电极相连接、负极经电阻R1后与二极管D3的P极相连接的极性电容C2，正极与处理芯片U1的IN管脚相连接、负极接地的极性电容C6，N极经电感L后与处理芯片U1的VDD管脚相连接、P极与处理芯片U1的DIN管脚相连接的二极管D2，正极经电阻R9后与二极管D2的N极相连接、负极与三极管VT1的基极相连接的极性电容C3，正极与三极管VT1的发射极相连接、负极经二极管D5后与处理芯片U1的CS管脚相连接的极性电容C4，以及P极经电阻R11后与三极管VT1的集电极相连接、N极经电阻R12后与放大器P1的输出端相连接的二极管D6组成；所述放大器P1的负极与处理芯片U1的OUT管脚相连接、其正极与极性电容C4的负极相连接、其输出端则作为数字式应变电路的输出端并与处理器相连接；所述处理芯片U1的IN管脚与二极管D3的N极相连接，其GND管脚接地。4.根据权利要求3所述的一种基于抗干扰模拟时基电路的智能电表应变控制系统，其特征在于，所述选择单元上还连接有加密通道。5.根据权利要求4所述的一种基于抗干扰模拟时基电路的智能电表应变控制系统，其特征在于，所述信号确认单元还连接有SIM单元。6.根据权利要求5所述的一种基于抗干扰模拟时基电路的智能电表应变控制系统，其特征在于，所述处理芯片U1为MAX1494集成芯片；所述时基芯片U2为KA555集成芯片。
【专利摘要】本发明公开了一种基于抗干扰模拟时基电路的智能电表应变控制系统，主要由处理器，信息采集单元，均与处理器相连接的分析单元和信号归类单元，与信号归类单元相连接的信号确认单元，均与信号确认单元相连接的保护单元和选择单元，以及与选择单元相连接的显示单元组成；其特征在于：在信号确认单元与选择单元之间还串接有抗干扰模拟时基电路，在信息采集单元与处理器之间还串接有数字式应变电路。本发明的抗干扰模拟时基电路能有效的防止信号确认单元输出的信号中的高频干扰信号通过信号传输通道窜入选择单元，从而提高了选择单元工作的准确性，确保了用户端的隐私信息不被泄露。
【IPC分类】G05B19/042
【公开号】CN105353688
【申请号】CN201510849013
【发明人】李考
【申请人】成都聚汇才科技有限公司
【公开日】2016年2月24日
【申请日】2015年11月27日