任何处理，有利于简化电路板结构。忍片所有通信输入接口 可接受3~18V的逻辑高电平，具有很好的通信兼容性，串行通信数据输出端口（SD0)输出高 电平电压约为6V。允许最高通信频率为500Ifflz。
[0036] 其中，所述检测单元功能如下：忍片对8路输出的负载状态进行实时检测，一旦某 通道的负载发生短路或者开路，忍片内部能够及时检测出来，并且迅速将发生负载短路的 通道关断，W防止忍片和外部负载过热烧毁。输出使能脚(0E)上升沿将负载检测结果存到 移位寄存器，可W在串行移位时钟输入(S化K)作用下从串行通信数据输出端口（SD0)串行 移出，供控制器回读检测结果。对于锁存器数据为1的通道，一旦检测到该通道短路的话， 在输出使能脚(0E)上升沿时会将对应的移位寄存器数据改为0,对于锁存器数据为0的通 道，一旦检测到该通道开路的话，在输出使能脚(0E)上升沿时会将对应的移位寄存器数据 改为1，对于没有检测到负载开、短路的通道，对应的移位寄存器还是保持原数据不变。整个 负载开、短路检测回读过程可W描述为:在输出使能脚(0E)上升沿后，利用串行移位时钟输 入(S化K)将移位寄存器的数据从串行通信数据输出端口（SD0)串行读回到控制器，控制器 将读回的数据跟之前送出去的控制数据作比对，如果完全一致，则表示负载情况良好，没有 开短路现象，如果某一位数据送出去的是1，读回来的是0,则表示该位数据对应的通道发生 了负载短路，如果某一位数据送出去的是0,读回来的是1，则表示该位数据对应的通道发生 了负载开路。
[0037]其中，所述驱动单元功能如下：忍片的8路输出化ainO~化ain7的状态受锁存器数 据Q20~Q27和输出使能脚(0E)信号的控制，当输出使能脚(0E)为低电平时，如果某通道对 应的锁存器数据为1，则该通道输出开启，输出端到地的开关管处于导通状态，忍片利用恒 流技术将8路输出的最大电流限制在50~8SmA，可W有效防止负载短路引起的忍片或外围 器件烧坏。如果某通道对应的锁存器数据为0,则该通道输出被关断，处于高阻态。当输出使 能脚(0E)为高电平时，不管锁存器数据为何值，所有8路通道的输出均被关断。8路输出在关 断时可W耐30VW上高压。
[003引如图2所示，8路输出端接忍片内部8个高压醒0S管的漏(Drain)端，每路允许驱动 50mA负载。输入电压范围为8~30V，内部集成一个低压稳压单元，给低压通信模块供电。
[0039] 忍片包含一个8位移位寄存器和一个8位数据锁存器，当串行移位时钟输入(SCLK) 从低电平向高电平跳变时，移位寄存器的数据往前移一位，串行输入数据从串行通信数据 输入端口（SDI)移入移位寄存器的最低位，串行通信数据输出端口（SD0)连接移位寄存器的 最高位，用W跟下一颗忍片级联。输出使能脚(0E)下降沿时，移位寄存器的数据写入数据锁 存器。
[0040] 输出使能脚(0E)为低电平时，数据锁存器的数据直接控制8路输出状态，数据为1 时，该通道输出开启，输出端到地的开关管处于导通状态，数据为0时，该通道输出关断，输 出端处于高阻态。输出使能脚(0E)为高电平时，8路输出都被关断，处于高阻态。
[0041] 每个通道的输出端跟电源端(PVDD)之间都内置一个反向二极管，在输出管关断时 可有效吸收感性负载线圈上的反向电流。每个通道具有负载开路与短路检测功能，检测结 果在输出使能脚(0E)上升沿时导入移位寄存器，并可W在串行移位时钟输入(SCLK)上升沿 触发下从串行通信数据输出端口（SD0)串行送出。
[0042] 忍片利用恒流技术将每个通道的最大电流限制在50~85mA，有利于保护负载线圈 在发生短路时不被烧坏，当检测到负载短路时，会自动将发生故障的通道关断，更大程度地 保护负载线圈和忍片自身的安全。下表为本发明忍片引脚说明：
[0043]
[0044]
【主权项】
1. 一种适用于大电流控制驱动的8位串并转换驱动芯片，其特征在于，包括低压稳压单 元、检测处理单元、通信单元和驱动单元;所述低压稳压单元与外加电源相连，并将其转化 为稳定的低压，给检测处理单元和通信单元供电；所述检测处理单元对芯片输出的负载状 态进行实时监测，当某通道负载发生短路或开路时，芯片内部将检测出来，并迅速将负载短 路通道关断，以防止芯片和外部负载过热烧毁;所述通信单元包含一个8位移位寄存器和一 个8位数据锁存器，用以接收外部串行数据信号，实现8位串并转换功能，并将并行输出信号 数据发送到所述驱动单元来驱动负载;所述驱动单元接收通信单元的信号数据，并依此驱 动负载。2. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述外加电源的输入电压范围为8~30V，通过所述低压稳压单元给低压通信模块供电。3. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述通信单元包含一个8位移位寄存器和一个8位数据锁存器，当串行移位时钟输入从 低电平向高电平跳变时，移位寄存器的数据往前移一位，串行输入数据从串行通信数据输 入端口移入移位寄存器的最低位，串行通信数据输出端口连接移位寄存器的最高位，用以 跟下一颗芯片级联。4. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述通信单元输出使能脚下降沿时，移位寄存器的数据写入数据锁存器。5. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述通信单元输出使能脚为低电平时，数据锁存器的数据直接控制8路输出状态，数据 为1时，该通道输出开启，输出端到地的开关管处于导通状态，数据为0时，该通道输出关断， 输出端处于高阻态。6. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述通信单元输出使能脚为高电平时，所述驱动单元的8路输出都被关断，处于高阻态。7. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述驱动单元的8路输出端接芯片内部8个高压NMOS管的漏端，每路允许驱动50mA~ 85mA负载。8. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述驱动单元每个通道的输出端跟电源端之间都内置一个反向二极管，在输出管关断 时可有效吸收感性负载线圈上的反向电流。9. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述检测单元在每个通道具有负载开路与短路检测功能，检测结果在输出使能脚上升 沿时导入移位寄存器，并可以在串行移位时钟输入上升沿触发下从串行通信数据输出端口 串行送出。10. 根据权利要求1所述的适用于大电流控制驱动的8位串并转换驱动芯片，其特征在 于，所述驱动芯片利用恒流技术将每个通道的最大电流限制在50~85mA，有利于保护负载 线圈在发生短路时不被烧坏，当检测到负载短路时，芯片会自动将发生故障的通道关断，更 大程度地保护负载线圈和芯片自身的安全。
【专利摘要】本发明公开了一种适用于大电流控制驱动的8位串并转换驱动芯片，包括低压稳压单元、检测处理单元、通信单元和驱动单元；所述低压稳压单元与外加电源相连；所述检测处理单元对芯片输出的负载状态进行实时监测；所述通信单元包含一个8位移位寄存器和一个8位数据锁存器，用以接收外部串行输入数据信号，实现8位串并转换功能，并将并行输出信号数据发送到所述驱动单元来驱动负载；所述驱动单元接收通信单元的信号数据，并依此驱动负载。本发明芯片具有负载开路、短路检测功能和短路保护功能，确保通信稳定性；解决了传统串并转换芯片输出功率低、难以驱动需大电流驱动的负载问题，并大大节约芯片成本，对于产品开发和批量生产具有十分重要的意义。
【IPC分类】G05B19/042
【公开号】CN105446239
【申请号】CN201610015984
【发明人】王惠如, 郭创新
【申请人】浙江大学
【公开日】2016年3月30日
【申请日】2016年1月11日