Ldo调压器、交流设备的制造方法
【专利摘要】LDO调压器和交流设备，属于开关电源领域。本发明LDO调压器包括PWM控制电路、供电电路、高压MOS管、齐纳二极管、第一电阻、第一晶体管、第一二极管、外接电容;高压MOS管门极连接第一二极管阴极，第一二极管阳极分别连接供电电路和外接电容；高压MOS管门极连接齐纳二极管阴极，齐纳二极管阳极、供电电路、PWM控制电路和外结电容均接地；高压MOS管门极经第一电阻连接第一晶体管源极，第一晶体管门极接地，第一晶体管漏极连接高压MOS管漏极；高压MOS管源极分别连接PWM控制电路和供电电路。本发明交流设备，包括上述LDO调压器。本发明结构简单，克服了以往利用两个高压管分别实现供电和LED控制的问题，仅利用一个高压管实现供电和PWM控制，提高了调压器、交流设备的工作效率，减少了漏电流的产生。
【专利说明】
LDO调压器、交流设备
技术领域
[0001] 本发明属于开关电源技术领域，尤其涉及一种LD0调压器、交流设备。
【背景技术】
[0002] AC设备和高电压LED驱动器优先直接由AC电源提供电源。如果利用AC电源为这些 设备供电，电路的复杂性会降低，且采用的外部器件减少。目前，如图1所示的LD0调压器在 AC高电压输入设备，如AC电源、高压LED驱动器等颇受欢迎。该LD0调压器包括高压M0S管Q0、 JFET晶体管J0,低压M0S管Q1，运算放大器，三个电阻1?1、1?2、1?，和外部电容(：1。经二极管桥 的调节电压被施加在端点DRAIN。运算放大器控制低压M0S管Q1，Q1产生的拉电流(current sink)设置高压M0S管Q0的门极电压，以调节输出电压VDD。但是，如果与端点DRAIN相关联的 输入电压因高压电容C0存储能量过小而低于一定电压，高压M0S管Q0将关断。尤其是，在设 备工作在PFC模式下时，会有一段DRAIN电压低的时期。如果电压DRAIN低于电压VDD，漏电流 将会自VDD流通高压M0S管Q0体二极管。为了使高压M0S管Q0总是处于开启状态，平均DRAIN 电压为低的。
【发明内容】
[0003] 为了解决上述技术问题，本发明的目的是提供一种既有供电功能又能PWM调控的 LD0调压器、交流设备。
[0004] 本发明提供一种LD0调压器，包括PWM控制电路、供电电路、高压M0S管、齐纳二极 管、第一电阻、第一晶体管、第一二极管、外接电容;所述高压M0S管的门极连接所述第一二 极管的阴极，所述第一二极管的阳极分别连接所述供电电路和外接电容;所述高压M0S管的 门极连接齐纳二极管的阴极，齐纳二极管的阳极、供电电路、PWM控制电路和外结电容均接 地;所述高压M0S管的门极经第一电阻连接第一晶体管的源极，所述第一晶体管的门极接 地，所述第一晶体管的漏极连接所述高压M0S管的漏极;所述高压M0S管的源极分别连接所 述PWM控制电路和所述供电电路。
[0005] 作为优选，所述PWM控制电路包括PWM驱动器、低压M0S管;所述PWM驱动器连接所述 低压M0S管的门极，所述低压M0S管的源极接地，所述低压M0S管的漏极分别连接高压M0S管 的源极和供电电路。
[0006] 作为优选，所述供电电路包括第二二极管、第二电阻、第三电阻、第二晶体管、运算 放大器;所述第二二极管的阳极分别连接所述PWM控制电路和所述高压M0S管的源极，所述 第二二极管的阴极连接所述第二晶体管的源极;所述运算放大器有参考电压输入端、与第 二电阻和第三电阻中间连线连接的输入端、与所述第二晶体管门极连接的输出端;所述第 二晶体管的漏极经所述第三电阻、第二电阻接地。
[0007] 作为优选，所述第一晶体管为JFET晶体管。
[0008] 作为优选，所述第二晶体管为BJT晶体管或M0S管。
[0009] 本发明还提供一种包括上述LD0调压器的交流设备。
[0010] 作为优选，交流设备还包括LED阵列、第三而极管、电感、输入电容;交流设备的输 入端分别连接所述第三二极管的阴极和LED阵列的阳极;所述LED阵列的阴极经电感与所述 高压M0S管的源极连接;所述第三二极管的阳极连接所述高压M0S管的源极;所述输入端经 所述输入电容接地。
[0011] 作为优选，所述输入端还连接有整流电路。
[0012] 本发明具有以下有益效果： 本发明LD0调压器及包括该调压器的交流设备，结构简单，克服了以往利用两个高压管 分别实现供电和LED控制的问题，仅利用一个高压管实现供电和PWM控制，提高了调压器、交 流设备的工作效率，减少了漏电流的产生。
【附图说明】
[0013] 图1为现有技术LD0调压器的电路框图； 图2为本发明LD0调压器的电路框图。
【具体实施方式】
[0014] 以下结合附图对本发明作进一步详细说明。
[0015] 如图2，本发明LD0调压器包括PWM控制电路、供电电路、高压M0S管Q0、齐纳二极管 D0、第一电阻R1、第一晶体管J0、第一二极管D1、外接电容C1。所述高压M0S管Q0的门极连接 所述第一二极管D1的阴极，所述第一二极管D1的阳极分别连接所述供电电路和外接电容 C1。所述高压M0S管Q0的门极连接齐纳二极管D0的阴极，齐纳二极管D0的阳极、供电电路、 PWM控制电路和外结电容C1均接地。所述高压M0S管Q0的门极经第一电阻R1连接第一晶体管 J0的源极，所述第一晶体管J0的门极接地，所述第一晶体管J0的漏极连接所述高压M0S管Q0 的漏极。所述高压M0S管Q0的源极分别连接所述PWM控制电路和所述供电电路。所述第一晶 体管为JFET晶体管。
[0016] 其中，所述PWM控制电路包括PWM驱动器、低压M0S管Q1。所述ΠΜ驱动器连接所述低 压M0S管Q1的门极，所述低压M0S管Q1的源极接地，所述低压M0S管Q1的漏极分别连接高压 M0S管Q0的源极和供电电路中的第二二极管D21WM控制电路可用于稳定控制开关电源的输 出电压。
[0017] 所述供电电路包括第二二极管D2、第二电阻R2、第三电阻R3、第二晶体管Q2、运算 放大器。所述第二二极管D2的阳极分别连接所述PWM控制电路的低压M0S管Q1的漏极和所述 高压M0S管Q0的源极，所述第二二极管D2的阴极连接所述第二晶体管Q2的源极。所述运算放 大器的输出端连接所述第二晶体管Q2门极，第二电阻R2和第三电阻R3中间连线连接运算放 大器的输入端，运算放大器的另一输入端为参考电压。所述第二晶体管Q2的漏极经所述第 三电阻R3、第二电阻R2接地。所述第二晶体管Q2为BJT晶体管或M0S管。
[0018]本发明利用该调压器的交流设备进一步包括LED阵列、第三二极管D3、电感L、输入 电容C0。交流设备的输入端分别连接所述第三二极管D3的阴极和LED阵列的阳极;所述LED 阵列的阴极经电感L与所述高压M0S管的源极连接;所述第三二极管D3的阳极连接所述高压 M0S管Q0的源极;所述输入端经所述输入电容C0接地。所述输入端还连接有整流电路。所述 LED阵列为多个发光二极管管串联构成，其相当于电阻负载。
[0019] 本发明利用高压M0S管Q0为交流设备提供两条路径，一条为LD0供电路径，另一条 为PWM控制电路路径。并且该高压M0S管Q0作为高电压吸收器，可保护连接在该管源极的低 压设备。如果P丽信号高时，低压M0S管Q1开启，开启阶段1工作。在此过程中，电流将依次流 经LED阵列、高压M0S管Q0、低压M0S管Q1至地面。电压DRAIN被拉低接近接地电压。高压M0S管 Q0的门极电压由通过第一二极管D1的VDD提供，其与卿，麵細等，其中晃幢!是第一二极 管D1的正向电压。因此，高压M0S管Q0的DRAIN电压接近地电压。如果PWM信号低时，开启阶段 2工作。在此过程中，储存在电感L内的能量将输送出来，为LED阵列提供电流。电压DRAIN将 被拉高。高压M0S管Q0的门极电压由通过JFET晶体管J0和第一电阻R1的齐纳二极管D0设置， 高压M0S管Q0开启。在阶段2的另一路径，产生经高压M0S管Q0、第二二极管D2和晶体管Q2的 调节电压，以对电容C1充电。其中电压VDD受运算放大器和参考电压控制，电压VDD为 (R2+R:3> /R2。
[0020] 上面所述的实施例仅是对本发明的优选实施方式进行描述，并非对本发明的构思 和范围进行限定。在不脱离本发明设计构思的前提下，本领域普通人员对本发明的技术方 案做出的各种变型和改进，均应落入到本发明的保护范围，本发明请求保护的技术内容，已 经全部记载在权利要求书中。
【主权项】
1. LD0调压器，其特征在于，包括P丽控制电路、供电电路、高压MOS管、齐纳二极管、第一 电阻、第一晶体管、第一二极管、外接电容;所述高压M0S管的门极连接所述第一二极管的阴 极，所述第一二极管的阳极分别连接所述供电电路和外接电容;所述高压M0S管的门极连接 齐纳二极管的阴极，齐纳二极管的阳极、供电电路、PWM控制电路和外结电容均接地;所述高 压M0S管的门极经第一电阻连接第一晶体管的源极，所述第一晶体管的门极接地，所述第一 晶体管的漏极连接所述高压M0S管的漏极;所述高压M0S管的源极分别连接所述PWM控制电 路和所述供电电路。2. 根据权利要求1所述LD0调压器，其特征在于，所述ΠΜ控制电路包括ΠΜ驱动器、低压 M0S管；所述P丽驱动器连接所述低压M0S管的门极，所述低压M0S管的源极接地，所述低压 M0S管的漏极分别连接高压M0S管的源极和供电电路。3. 根据权利要求1所述的LD0调压器，其特征在于，所述供电电路包括第二二极管、第二 电阻、第三电阻、第二晶体管、运算放大器;所述第二二极管的阳极分别连接所述PWM控制电 路和所述高压M0S管的源极，所述第二二极管的阴极连接所述第二晶体管的源极;所述运算 放大器有参考电压输入端、与第二电阻和第三电阻中间连线连接的输入端、与所述第二晶 体管门极连接的输出端;所述第二晶体管的漏极经所述第三电阻、第二电阻接地。4. 根据权利要求1所述的LD0调压器，其特征在于，所述第一晶体管为JFET晶体管。5. 根据权利要求3所述的LD0调压器，其特征在于，所述第二晶体管为BJT晶体管或M0S 管。6. -种包括上述权利要求1-5之一 LD0调压器的交流设备。7. 根据权利要求6所述交流设备，其特征在于，还包括LED阵列、第三二极管、电感、输入 电容;交流设备的输入端分别连接所述第三二极管的阴极和LED阵列的阳极;所述LED阵列 的阴极经电感与所述高压M0S管的源极连接;所述第三二极管的阳极连接所述高压M0S管的 源极;所述输入端经所述输入电容接地。8. 根据权利要求7所述交流设备，其特征在于，所述输入端还连接有整流电路。
【文档编号】G05F1/56GK105867502SQ201610329372
【公开日】2016年8月17日
【申请日】2016年5月18日
【发明人】陈银铭, 冯子宇, 刘沁
【申请人】湖州绿明微电子有限公司