一种可关断的高压启动电路的制作方法
【专利摘要】本发明属于电子技术领域，具体涉及一种可关断线的高压启动电路。本发明仅额外增加了数目有限的晶体管，就实现了一种用作高压启动的可关断线性稳压电路，解决了芯片待机功耗过大和功率管寿命过短的问题。本发明的包括带关断的主体电路、偏置和基准电路和控制逻辑电路，偏置和基准电路的功耗很低，可直接通过输入电压产生，并独立工作，给逻辑电路和主体电路提供偏置和基准。控制逻辑电路功能是检测输入点、输出点的状态。主体电路则接受来自偏置和基准电路的偏置和基准以及逻辑电路的控制信号，最终产生稳定的输出电压或是关断功率管。
【专利说明】
一种可关断的高压启动电路
技术领域
[0001]本发明属于电子技术领域，具体涉及一种可关断的高压启动电路。【背景技术】
[0002]在当代，需要电源供给的情况无处不在，而在工业和通信领域，输入通常是非常高的电压，如果此时需要供电，则经常会使用到高压启动电路来提供一个稳定的电压，因为即使是隔离式开关电源变换器本身在启动过程中也需要供电，所以高压启动电路至关重要。 高压启动电路现在正在朝具有更小的功耗，更宽范围的输入电压，以及更高的功率密度的方向发展。
[0003]现在常见的方案是使用耗尽型M0SFET作为调整管来控制输出电压。如图1所示，耗尽型M0SFET调整管方案具有控制电路简单，可以自启动的优点。但是由于耗尽型NM0SFET的阈值是负的，如果简单地将耗尽型NM0SFET的栅端拉至地电位，是无法保证将它关断的。只有在源端高于栅端一定电压的情况下，才能有效关闭耗尽型NM0SFET。由于匪0SFET的启动电路的输出点需要补偿，即在NM0SFET这路需提供相当大的电流来将输出极点推至很远，如果主体功率管不能在有外围供电的情况下关闭，则芯片的功耗将会变得很大，需要花费更加多的成本来进行散热设计。长时间地导通，也会影响功率管的寿命。
【发明内容】
[0004]本发明的目的是为了解决上述问题，提出了使用增强型匪0SFET的方案，并设计了相应的关断电路来保证增强型M0SFET可以随时关闭，从而降低了功耗，并能延长NM0SFET的寿命。
[0005]本发明的技术方案为:一种可关断的高压启动电路，包括偏置和基准电路、控制逻辑电路和主体电路;所述偏置和基准电路的输入端接外部高压电源，偏置和基准电路的输出端分别接控制逻辑电路的输入端和主体电路的输入端;所述控制逻辑电路的输出端接主体电路的输入端，主体电路的电源端接外部高压电源;其中，偏置和基准电路用于给控制逻辑电路和主体电路提供偏置电压和基准电压;控制逻辑电路用于检测输入点的电压，并根据检测的结构产生控制信号发送到主体电路，控制主体电路产生稳定的输出电压；
[0006]所述主体电路包括第一 PM0S管MP1、第二PM0S管MP2、第三PM0S管MP3、第四PM0S管 MP4、第一 NPN型双极晶体管Q1、第二NPN型双极晶体管Q2、第一电阻R1、第二电阻R2、第一 JFET晶体管JFET1、第一增强型M0SFET晶体管LDM0S1和第一运算放大器A1;
[0007]第一增强型M0SFET晶体管LDM0S1的漏极接外部高压电源，其栅极接第一 PM0S管 MP1的漏极，第一增强型M0SFET晶体管LDM0S1的源极依次通过第一电阻R1和第二电阻R2后接地；
[0008]第一 JFET晶体管JFET1的漏极接外部高压电源，其栅极接地；[〇〇〇9] 第一 PM0S管MP1的源极接第一 JFET晶体管JFET1的源极，第一 PM0S管MP1的栅极接偏置和基准电路输出的偏置电压；
[0010] 第三PM0S管MP3的源极接第一 PM0S管MP1的漏极，第三PM0S管MP3的栅极接运算放大器A1的输出端，第三PM0S管MP3的漏极依次通过第一电阻R1和第二电阻R2后接地；[〇〇11] 第二PM0S管MP2的源极接第一 JFET晶体管JFET1的源极，第二PM0S管MP2的栅极接偏置和基准电路输出的偏置电压；[〇〇12]第四PM0S管MP4的源极接第一 JFET晶体管JFET1的源极，第四PM0S管MP4的栅极接外部使能信号；[0〇13] 第一 NPN型双极晶体管Q1的集电极接第一 PM0S管MP1的漏极，第一 NPN型双极晶体管Q1的基极接第二PM0S管MP2漏极与第四PM0S管MP4漏极的连接点，第一NPN型双极晶体管 Q1的发射极依次通过第一电阻R1和第二电阻R2后接地；[〇〇14] 第二NPN型双极晶体管Q2的集电极接第二PM0S管MP2漏极与第四PM0S管MP4漏极的连接点，第二NPN型双极晶体管Q2的基极与集电极互连，第二NPN型双极晶体管Q2的发射极依次通过第一电阻R1和第二电阻R2后接地；[〇〇15]第一运算放大器A1的正向输入端接偏置和基准电路输出的基准电压，第一运算放大器A1的负向输入端通过第二电阻R2后接地，第一运算放大器A1的使能端接外部使能信号。
[0016]本发明的有益效果为相比传统电路，仅额外增加了数目有限的晶体管，就实现了一种用作高压启动的可关断线性稳压电路，解决了芯片待机功耗过大和功率管寿命过短的问题。【附图说明】[〇〇17] 图1传统耗尽型M0SFET调整管方案示意图；
[0018]图2新型控制电路的具体结构示意图；
[0019]图3本发明的主体电路结构示意图。【具体实施方式】
[0020]下面结合附图，详细描述本发明的技术方案:
[0021]本发明整体如图2所示，包括带关断的主体电路、偏置和基准电路和控制逻辑电路，其特征在于由于具备带关断功能，主体电路中的增强型匪0SFET可以随时关闭。由于偏置和基准电路功耗很小，本发明采用将其直接通过输入电压产生，并独立工作的方案，偏置和基准电路是给逻辑电路和主体电路提供偏置和基准的电路，在任何时刻保持工作。所述控制逻辑电路用于检测输入点的欠压、过压或是输出点的电压是否达到外部供电标准，如果外部供给的电压大于检测值，控制逻辑将会检测并关闭整个高压启动电路。而主体电路在正常工作时，接受来自偏置和基准电路的偏置和基准，通过电阻分压和运算放大器的负反馈，最终产生稳定的输出电压。在关断状态时，将关闭功率管以求最大限度地节约功耗和延长使用寿命。[〇〇22] 具体主体电路如图3所示，在正常工作模式的时候，BIAS(偏置)电压正常，MP1管和 MP2管均正常偏置。又由于EN为高，所以运放输出正常，MP4管不工作，因此，通过运算放大器 A1、增强型M0SFET晶体管LDM0S1、电阻R1、电阻R2、MP3管形成的负反馈调节着输出电压，使输出电压为一稳定数值。由于采用的是N型的调整管，所以极点位于内部，次极点位于外部，而由于在输出点经常需要外挂大的电容来使输出点有好的瞬态响应，所以输出级必须偏置非常大的电流，来将次极点推向高频，因此将会消耗非常大的电流。
[0023]当输出电压高于某检测值时，控制逻辑将会检测到并关闭整个高压启动电路，关闭方式为将BIAS电压拉高，从而关闭MP1管、MP2管，于此同时将EN拉低，将运算放大器A1拉高从而关断了MP3管。由于EN为低电平，MP4管被打开，会有一股电流流过MP4、晶体管Q1和晶体管Q2,由于MP1管、MP3管此时都处于关断状态，所以通过晶体管Q1，LDM0S1的栅极和源极被成功接到一起，从而成功地关闭了功率管。通过设计EN的电位和MP4的宽长比，可以很容易将关断电流设置的非常低，从而实现了降低功耗的目标。[〇〇24]综上所述，可以看出，通过采用增强型匪0SFET，电路成功地解决了待机关断的问题，实现了一种用作高压启动的可关断线性稳压电路，从而节省了功耗，延续了功率管寿命。
[0025]本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
【主权项】
1.一种可关断的高压启动电路，包括偏置和基准电路、控制逻辑电路和主体电路;所述 偏置和基准电路的输入端接外部高压电源，偏置和基准电路的输出端分别接控制逻辑电路 的输入端和主体电路的输入端;所述控制逻辑电路的输出端接主体电路的输入端，主体电 路的电源端接外部高压电源;其中，偏置和基准电路用于给控制逻辑电路和主体电路提供 偏置电压和基准电压;控制逻辑电路用于检测输入点的电压，并根据检测的结构产生控制 信号发送到主体电路，控制主体电路产生稳定的输出电压；所述主体电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、 第一 NPN型双极晶体管Q1、第二NPN型双极晶体管Q2、第一电阻R1、第二电阻R2、第一 JFET晶 体管JFET1、第一增强型MOSFET晶体管LDM0S1和第一运算放大器A1;第一增强型MOSFET晶体管LDM0S1的漏极接外部高压电源，其栅极接第一 PMOS管MP1的 漏极，第一增强型MOSFET晶体管LDM0S1的源极依次通过第一电阻R1和第二电阻R2后接地；第一 JFET晶体管JFET1的漏极接外部高压电源，其栅极接地；第一 PMOS管MP1的源极接第一 JFET晶体管JFET1的源极，第一 PMOS管MP1的栅极接偏置 和基准电路输出的偏置电压；第三PMOS管MP3的源极接第一 PMOS管MP1的漏极，第三PMOS管MP3的栅极接运算放大器 A1的输出端，第三PMOS管MP3的漏极依次通过第一电阻R1和第二电阻R2后接地；第二PMOS管MP2的源极接第一 JFET晶体管JFET 1的源极，第二PMOS管MP2的栅极接偏置 和基准电路输出的偏置电压；第四PMOS管MP4的源极接第一 JFET晶体管JFET 1的源极，第四PMOS管MP4的栅极接外部 使能信号；第一 NPN型双极晶体管Q1的集电极接第一 PMOS管MP1的漏极，第一 NPN型双极晶体管Q1 的基极接第二PMOS管MP2漏极与第四PMOS管MP4漏极的连接点，第一NPN型双极晶体管Q1的 发射极依次通过第一电阻R1和第二电阻R2后接地；第二NPN型双极晶体管Q2的集电极接第二PMOS管MP2漏极与第四PMOS管MP4漏极的连接 点，第二NPN型双极晶体管Q2的基极与集电极互连，第二NPN型双极晶体管Q2的发射极依次 通过第一电阻R1和第二电阻R2后接地；第一运算放大器A1的正向输入端接偏置和基准电路输出的基准电压，第一运算放大器 A1的负向输入端通过第二电阻R2后接地，第一运算放大器A1的使能端接外部使能信号。
【文档编号】H02M1/36GK105955379SQ201610430988
【公开日】2016年9月21日
【申请日】2016年6月16日
【发明人】方健, 姚易寒, 杨舰, 方舟, 雷博, 雷一博, 酒耐霞, 辛世杰, 张波
【申请人】电子科技大学