一种实现兼容串并输入方式的电路及串并行控制系统的制作方法
【技术领域】
[0001]本实用新型涉及一种实现兼容串并输入方式的电路及串并行控制系统，属于音频信号处理领域。
【背景技术】
[0002]现在电子行业飞速发展，设计的领域越来越广，如电视领域的前置音频处理，汽车电子领域的线性输出接口，老人机，多媒体音响，无线蓝牙，手机，等等，从事多媒体设计的人员越来越多，设计出的方案，也是千差万别，但是他们也有个共同点，就是都需要设置待机、静音控制开关，但是待机、静音控制方式相差较大。总体来看，大多分为两个方向，并行控制，和单线控制，所以也就出现了现在市场上面的不同芯片，没有一种芯片可以兼容所有的方案，每一种方案都需要相应的控制电路，不具备适应性，串行方案必须用串行控制电路，并行方案必须用并行控制电路，两者混用，就会出现兼容问题。
【实用新型内容】
[0003]本实用新型所要解决的技术问题是:提供一种实现兼容串并输入方式的电路及串并行控制系统，解决了不同音频控制领域控制方式不能兼容的问题，即可实现串行控制，即单总线控制，又可实现并行控制。
[0004]本实用新型为解决上述技术问题采用以下技术方案:
[0005]一种实现兼容串并输入方式的电路，包括电压判断模块、待机控制模块以及静音控制模块，所述待机控制模块、静音控制模块分别与所述电压判断模块连接，所述电压判断模块与电压输入端连接，所述待机控制模块与待机输出端连接，所述静音控制模块与静音输出端连接；所述待机控制模块包括第一 ~第五PMOS管、第一 ~第二 NMOS管，其中第一 ~第四PMOS管以及第一 ~第二 NMOS管的栅极均连接电压判断模块，第一 PMOS管的源极接电源，第一 PMOS管的漏极分别连接第二 PMOS管的源极、第五PMOS管的源极，第二 PMOS管的漏极连接第三PMOS管的源极，第三PMOS管的漏极连接第四PMOS管的源极，第四PMOS管的漏极分别连接第五PMOS管的栅极、第一 NMOS管的漏极以及待机输出端，第一 NMOS管的源极连接第二 NMOS管的漏极，第二 NMOS管的源极接地，第五PMOS管的漏极接地；所述静音控制模块包括第六~第八PMOS管、第三~第五NMOS管，其中第六~第七PMOS管以及第三~第四NMOS管的栅极均连接电压判断模块，第六PMOS管的源极接电源，第六PMOS管的漏极分别连接第七PMOS管的源极、第八PMOS管的源极，第七PMOS管的漏极、第三NMOS管的漏极、第八PMOS管的栅极以及第五NMOS管的栅极共点连接后与静音输出端连接，第三NMOS管的源极分别连接第四NMOS管的漏极、第五NMOS管的源极，第五NMOS管的的漏极接电源，第四NMOS管的源极接地，第八PMOS管的漏极接地。
[0006]优选的，所述第一 ~第四PMOS管的沟道宽长比均为2u/10u。
[0007]优选的，所述第一 ~第二 NMOS管的沟道宽长比均为5u/lu。
[0008]优选的，所述第五PMOS管的沟道宽长比为2u/5u。
[0009]一种并行控制系统，包括控制模块、第一 ~第二电平转换模块以及信号处理模块，第一、第二电平转换模块分别与控制模块连接，第一第二电平转换模块分别与信号处理模块连接，所述信号处理模块为上述实现兼容串并输入方式的电路。
[0010]一种串行控制系统，包括控制模块、第三电平转换模块以及信号处理模块，第三电平转换模块分别与控制模块、信号处理模块连接，所述信号处理模块为上述实现兼容串并输入方式的电路。
[0011]本实用新型采用以上技术方案与现有技术相比，具有以下技术效果:
[0012]1、本实用新型一种实现兼容串并输入方式的电路，可以直接替代市场上面的所有控制方式，不需要修改任何外围参数。
[0013]2、本实用新型一种实现兼容串并输入方式的电路，采用差异电平控制方式实现待机静音控制，使电路更容易实现开关机噪声的抑制。
【附图说明】
[0014]图1是本实用新型实现兼容串并输入方式的电路的结构示意图。
[0015]图2是本实用新型待机控制模块的电路图。
[0016]图3是本实用新型静音控制模块的电路图。
[0017]图4是本实用新型并行控制系统的结构示意图。
[0018]图5是本实用新型串行控制系统的结构示意图。
【具体实施方式】
[0019]下面详细描述本实用新型的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。
[0020]本实用新型采用差异电平控制方式实现兼容，待机采用开启门限电平三分之一电源电压进行控制，静音采用三分之二电源电平进行控制，并且设置待机管脚及静音管脚，进行控制，既可以串行控制，又可以并行控制，兼容市场的所有机型。
[0021]如图1所示，为本实用新型实现兼容串并输入方式的电路的结构示意图，包括电压判断模块、待机控制模块以及静音控制模块，所述待机控制模块、静音控制模块分别与所述电压判断模块连接，所述电压判断模块与电压输入端连接，所述待机控制模块与待机输出端连接，所述静音控制模块与静音输出端连接。
[0022]如图2所示，本实用新型待机控制模块的电路图，待机控制模块包括第一 ~第五PMOS管、第一 ~第二 NMOS管，其中第一 ~第四PMOS管以及第一 ~第二 NMOS管的栅极均连接电压判断模块，第一 PMOS管的源极接电源，第一 PMOS管的漏极分别连接第二 PMOS管的源极、第五PMOS管的源极，第二 PMOS管的漏极连接第三PMOS管的源极，第三PMOS管的漏极连接第四PMOS管的源极，第四PMOS管的漏极分别连接第五PMOS管的栅极、第一 NMOS管的漏极以及待机输出端，第一 NMOS管的源极连接第二 NMOS管的漏极，第二 NMOS管的源极接地，第五PMOS管的漏极接地。
[0023]如图3所示，本实用新型静音控制模块的电路图，静音控制模块包括第六~第八PMOS管、第三~第五NMOS管，其中第六~第七PMOS管以及第三~第四NMOS管的栅极均连接电压判断模块，第六PMOS管的源极接电源，第六PMOS管的漏极分别连接第七PMOS管的源极、第八PMOS管的源极，第七PMOS管的漏极、第三NMOS管的漏极、第八PMOS管的栅极以及第五NMOS管的栅极共点连接后与静音输出端连接，第三NMOS管的源极分别连接第四NMOS管的漏极、第五NMOS管的源