专利名称：宽带信号产生器,测量装置,信号产生和分析方法
技术领域：
本发明涉及一种信号产生器、频率合成器、将信号产生器和/或频率合成器整合在一起的装置，和信号产生方法。
背景技术：
许多电子设备和系统需要使用一个或多个具有特定频率和/或相位的信号。例如，无线电发射机和接收机经常应用本地振荡信号进行上变频和下变频。相应地，已经开发出了产生这种信号的方法和装置，包括基于锁相环路(PLL)的技术。
另一种可以用来产生信号的装置是直接数字合成器(DDS)。典型地，DDS接收输入时钟信号和控制字。根据控制字、并且也可能根据并发同步(读，写，更新控制等)，DDS关于输入时钟信号输出具有已知频率和/或相位的波形(例如正弦波)。例如，DDS通常包括指示当前输出采样的相位状态的相位累加器和指示对应于该相位状态的振幅的查询表。控制字可以加载到DDS的寄存器中，例如累加器。然后DDS基于与接收的输入控制字相关的查询表信息来决定所期望的输出信号的频率和/或相位。集成电路供应厂商提供的DDS装置包括Analog Devices，Inc.of Norwood，Massachusetts的AD98XX系列产品。其它DDS供应商包括Harris Corporation of Melbourne，Florida和Intersil Corporation of Melbourne，Florida以及Intel Corporation of SantaClara，California。
标准DDS可以包括相位累加器，相位—振幅转换器，和数模转换器(DAC)。前面所述的没有DAC的DDS核心也可以称为数字控制振荡器(NCO)。相位累加器，相位—振幅转换器和DAC是DDS的标准配置模块，但是其每一个实施方式可以变化不同的设计。
其中一个这样的变化是相位—振幅转换器的实施。该转换器通常使用存储在存储器中的查询表，接收指定采样处的相位并输出相应的振幅。然而，在这种实施中，由于当前设计的存储器容量的限制，该相位值只有最高有效的部分可用。因此，该表截取X个最低有效位(其中X可以根据设计和位置的不同而改变)，而只使用Y个最高有效位。另外，表的实施也可以变化。例如，振幅可以90度为增量被重复，而只有振幅的符号根据象限变化。所以，许多查询表仅利用查询表中的90度连同符号位来确定相位所在的象限。
DDS可以配置为频率分割器。在这种情况，控制字可以将所期望的输出信号的频率和/或相位(这里频率通过DDS核心进行处理，并且任何相位延迟都被汇总)指定为预期输出信号与输入时钟信号的比率(这里输出频率取决于累加器的值和时钟速率)。
因为DDS输出通过数字处理来产生，所以基于DDS的技术方案与基于模拟的技术相比，可以显著减小相位噪声。例如，模拟技术会使用纠错回路来确定输出的相位/频率。在这种情况，确定纠正范围(例如带宽)的传输函数与纠正所需要的时间成反比，从而为了相位噪声而牺牲了速度，或者反之亦然。并且，基于DDS的技术方案能够提供输出频率的良好的调谐分辨率(例如微赫兹调谐分辨率)以及次度(sub-degree)相位调谐。此外，基于DDS的技术方案能够提供的优点有，例如以极快的速度进行输出频率或相位调谐、无过脉冲/负脉冲的相位连续频率切换，从而像基于模拟(例如循环)的技术一样需要极少的或者不需要调整时间。基于DDS的技术方案还可以减少或者消除例如在基于模拟的技术中经常出现的由于部件老化和温度漂移而需要的人工系统调谐和调节。
然而，基于DDS的技术方案会需要相对高的输入时钟速度并且在输出频谱中会产生包含多余分量的乱真频率响应。
乱真输出分量(或“尖刺”)的一个来源是相位截断误差。例如当DDS输出查询表的条目数少于可以由数字控制字基于例如DDS中接收控制字用于解码的累加寄存器的长度而指定的振幅的最大可能数时，可能会出现相位截断误差。例如，具有32位相位累加器的DDS能够清楚地指定232个不同的相位。为了对这232个可能中的每一个提供其相应的振幅条目，将需要一个包含4,294,967,296个条目的相位查询表，这在设计中是不容易实现的。因此，查询表会包括比振幅的最大可能数少的条目，并且DDS可以分解从输入控制字得到的相位累加器值，或者将其与最接近由相位累加器状态所确定的真值的相位相关联。
另外，截断误差乱真频率响应的振幅可以根据相位累加器的溢出特性在时间上周期性变化(也已知为主重复速率(grand repetition rate))。截断误差振幅相对于时间的改变可以定义周期波形，其具有足够高范围的频谱，以至于截断误差波形的高阶谐波产生奈奎斯特带宽中的混叠。关于DDS相位截断和其它误差和乱真信号响应的其它信息可以参见工业手册，例如包括，《ATechnical Tutorial on Digital signal Synthesis》(Analog Devices，Inc.，1999年出版，在线可见www.analog.com/Uploaded Files/Tutorials/3343533079104002517DDStutor.pdf)。
乱真信号响应会出现在相对较接近DDS的输出频率的频率。这一方面对于系统设计者来说是特别困难的。在窄带应用中，例如为了避免这些“邻近”响应，DDS输入时钟可以设定为一个单一频率或很窄的调谐带。不过，这种对输入时钟范围的限制也限制了DDS的输出信号调谐范围。
数模转换(DAC)过程中的误差通常是产生乱真信号响应的重要原因。这种误差可以包括量化误差以及DAC非线性误差。与时钟和输出频率相关的由DAC引入的误差通常是高度可预测的。
发明内容
本发明的实施例包括将基于信号产生器技术的DDS用于宽带应用的系统和方法。这些实施例也可以提供用于通过改变输入到DDS的时钟信号来减少或避免乱真DDS响应的系统和方法。
根据本发明的信号产生器的至少一个实施例包括具有第一直接数字合成器(DDS)的时钟产生器，其配置成基于时钟源信号来产生时钟信号。该信号产生器进一步包括具有第二DDS的时钟划分器，其配置成基于(1)时钟信号和(2)表示划分比率的控制信号来产生划分信号。这些实施例可以进一步包括配置成基于该划分信号来产生滤波信号的可选的滤波器。该可选滤波器中的选择可以基于控制信号，所选的输出频率(例如可由用户或应用的硬件或软件部件来选择)，划分信号的频率(其可以基于所选的输出频率)，和/或基于所选输出频率的其它值，例如划分比率。在至少一个实施例中，可选的滤波器的数量是4个。
在至少一个实施例中，信号产生器可以进一步包括配置成基于滤波信号来产生变换信号的频率变换器。在某些实施例中，变换器可以是接收本地振荡器(LO)信号的混频器、倍频器或者包含例如阶跃恢复二极管(SRD)的倍增器。但是倍增器的使用会导致乱真部分也被变换。
在至少一个实施例中，时钟划分器可以配置成产生具有比随后滤波中的时钟信号主频低2.5倍的主频的划分信号。
另外，时钟划分器可以包括配置成基于(1)时钟信号和(2)表示第二划分比率的第二控制信号来产生第二划分信号的第三DDS。在这种实施例中，可以根据第二控制信号提供多个可选滤波器其中之一的选择。在至少一个实施例中，可选滤波器的数量是4个。
此外，在至少一个实施例中，第二DDS(或第三DDS)可以包括输出值表，并且可以基于输出值表值响应(1)时钟信号和(2)表示划分比率以及放弃相位振幅转换的控制信号来确定划分信号。在这些实施例中，第二DDS在不进行完整的相位振幅转换的情况下，可在基本上与时钟信号频率相等的频率将改变输出至划分信号。因为输出划分信号可以是整数或整数+/-相位值的子集(例如0.5)，这就可能减小查询表的大小。
另外，在至少一个实施例中，第二DDS(或第三DDS)可以被预加载以响应于接收时钟信号而以预定频率输出划分信号(例如基本上无延迟)。
根据本发明另一个实施例的产生信号的方法包括使用第一DDS来产生时钟信号，和使用第二DDS基于时钟信号产生信号，并具有基本上等于时钟信号的二分之一的频率。这种方法也包括向第二DDS提供相位偏移值。
根据本发明的另一个实施例的产生信号的方法包括向DDS的时钟输入提供第一信号，和使用该DDS基于第一信号产生输出信号，并具有基本上等于时钟信号的二分之一的频率。这种方法也包括向DDS提供相位偏移值。
根据本发明另一个实施例的产生信号的方法包括使用DDS来产生具有所期望频率分量和乱真频率分量的输出信号，并监控乱真频率分量的强度，以及基于所述监控结果改变DDS的相位偏移值。
本发明进一步的实施例包括具有这里所述的信号产生器(例如应用为本地振荡器)的发射机，接收机，收发报机，测试仪器，信号分析器，谱分析器，卫星通讯系统，调制器，解调器，和雷达系统，以及使用这些装置的方法，信号分析的方法，调制方法，和解调方法。
通过示范性实施例来进一步解释这里所述的本发明。将参照附图详细描述这些示范性实施例。这些实施例是非限制性的示范性实施例，其中在附图的全部视图中相似的参考数字代表相似的结构，其中图1是根据至少一个实施例的频率合成器100的方框图；图2是描述在至少一个实施例中的时钟产生器的详细方框图；图3是描述在至少一个实施例中的时钟划分器的详细方框图；图3a是该时钟划分器和频率倍增器的另一个实施例的详细方框图；图4是第一合成器模块的实施例的详细方框图；图5是第二合成器模块的实施例的详细方框图；图6说明了合成器的实施例，其包括与超过一个划分器耦合的时钟产生器；图7A是合成器的另一实施例的方框图；图7B是合成器的另一实施例的方框图；图8a是可编程划分器芯片的实施例的方框图；图8b是可编程划分器芯片的实施例的另一个方框图；图9是根据一个实施例的快速调谐、高频谱纯度调谐器/接收器的方框图；图10是根据一个实施例的DDS芯片/芯片组的方框图；图11是根据一个实施例的测试和测量信号产生器/谱分析器前端的说明性信息流的图示；图11A显示了根据本发明的实施例的信号分析器的方框图；图11B显示了根据本发明的实施例的信号分析方法的流程图；图11C显示了根据本发明的另一实施例的信号分析方法的流程图；图11D显示了根据本发明的另一实施例的信号分析器的方框图；图11E显示了根据本发明的另一实施例的信号分析方法的流程图；图11F所示的方框图为图11D中所示的信号分析器的实施方式；图12是根据一个实施例提供的具有调制方案的安全收发报机的方框图；图13是根据一个实施例的卫星通讯系统的方框图；
图14是显示在一个实施例中的改善的相位噪声效果的例子的一系列散点图；图15是根据一个实施例的雷达系统的整体方框图；图16是具有可变频率输入源的划分器的至少一个实施例的方框图；图17是根据至少一个实施例的方法的流程图；图18显示了由划分比率为2.990的至少一个实施例产生的输出信号的理论曲线；图19显示了由划分比率为2.999的至少一个实施例产生的输出信号的理论曲线；图20显示了由划分比率为3.000的至少一个实施例产生的输出信号的理论曲线；图21显示了由划分比率为2.5000的至少一个实施例产生的输出信号的理论曲线；图22显示了由划分比率为3.1000的至少一个实施例产生的输出信号的理论曲线；图23显示了由划分比率为6.1991的至少一个实施例产生的输出信号的理论曲线；图24显示了根据本发明实施例的信号产生器10的方框图；图25显示了划分比率为2的DDS的方框图；图26显示了划分比率为2.5的DDS的方框图；图27显示了根据本发明实施例的方法的流程图；和图28显示了根据本发明实施例的方法的流程图。
具体实施例方式
除非另有说明，这里的术语“信号产生器”、“合成器”和“频率合成器”是可互换使用的。作为“示范性”说明的实施例仅表示了说明性实例而并不是一定优于其它任何实施例。
例如在宽带应用中，本发明的实施例可以包括适用于信号产生的合成器结构。在至少一个实施例中，DDS合成器包括配置成向一个或多个其它DDS提供可调谐或变化时钟输入的时钟产生器。这种装置的操作可以包括选择时钟产生器(其也可以包括DDS)的输出频率以减少或防止随后的DDS或多个DDS的输出中的乱真分量。这种实施例可以用于例如在宽频域中产生信号。
图24显示了根据本发明的实施例的信号产生器10的方框图。可包括一个或多个DDS的时钟产生器101其基于时钟源信号(未显示)产生合成的时钟信号。可包括一个或多个DDS的划分器105接收合成的时钟信号(或者基于合成的时钟信号的信号)并基于合成时钟信号和比率产生划分信号。可选滤波器组167接收划分信号(或者基于划分信号的信号)并且选择的一个滤波器用于滤波该信号以产生输出。在可选滤波器中的选择以该比率为基础。这里所述的信号产生器10的进一步实施例可以包括例如在时钟产生器101和划分器105之间、划分器105和可选滤波器167之间和/或在一个或多个可选滤波器167的下游的信号通道中的滤波器、频率变换器、切换器和/或加法器等部件。
图1显示了包括信号产生器10的两个实施方式20a、20b的合成器100的原理框图。合成器100可以例如配置成宽带本地振荡器信号产生器，包括配置成提供第一时钟信号的第一可变时钟产生器101。在这个实施方式中，时钟产生器101从时钟分配单元110接收第一时钟源信号(和可能的其它信号)。例如时钟分配单元110可以产生或接收300MHz的时钟信号输入，并基于该信号向时钟产生器101输出300MHz的时钟信号。在另一实施方式中，时钟产生器101可以包括配置成产生第一时钟信号或者这种信号的前导的振荡器。这种振荡器可以是晶体振荡器(例如温控晶体振荡器或TCXO)或其它适当的装置。
在至少一个实施例中，时钟产生器101产生输入到时钟划分器102的DDS时钟信号。时钟产生器101可以包括用于时钟产生(例如，通过乘以较低频率的时钟信号)的阶跃恢复二极管(SRD)和相关电路。时钟划分器102可以配置成基于DDS时钟信号输入和控制字状态来输出划分信号。
图2和3提供分别与时钟产生器101和时钟划分器102的可能实施方式相关的其它细节。如图2所示，时钟产生器101可以包括与可变带通(和/或转换带通)滤波器153耦合的DDS 151，其输出提供给频率变换器155。可变带通滤波器153可以去除由于时钟信号而带来的假象以及其它假象，例如混淆和乱真信号响应。
这里所用的术语“频率变换器”包括例如频率倍增器(例如包括SRD的电路)和混频器的装置。频率变换器155可以实施为混频器，用于接收第一本地振荡器信号并产生上变频的输出DDS时钟信号。在至少一个实施例中，第一本地振荡器信号从与时钟分配单元110提供给DDS 151的时钟信号相同的基础中获取，并且甚至可以是同一信号。另外，输出DDS时钟信号可以实施为在一个范围(例如对DDS 151的输出带中的任意频率)中连续可调的正弦波。输出DDS时钟信号可以利用多个可选带通滤波器(或转换带通滤波器，或单一滤波器)157中的一个进行滤波，以产生滤波的输出DDS时钟信号。
如图3所示，时钟划分器102可以包括从时钟产生器101接收输出DDS时钟信号的DDS 161。DDS 161可以产生提供给与DDS 161的输出耦合的可变带通(或转换带通，或单一的)滤波器163的划分信号。可变带通滤波器163可以去除由于时钟信号而带来的假象以及其它假象，例如混淆和乱真信号响应。DDS 161输出的划分信号可以是例如在宽频域中可调的正弦波。
滤波的划分信号然后可以提供给配置成产生变换划分信号(例如，通过将滤波的划分信号和第二本地振荡器信号混合)的频率变换器165。变换(例如上变频)划分信号可以使用多个可选带通滤波器167中的一个进行滤波，以产生滤波的上变频划分信号。在至少一个实施例中，DDS 161基于控制字状态选择特定的带通滤波器167。
在一些实施例中，由时钟划分器102输出的划分信号具有的频率比从时钟产生器101接收的DDS时钟信号低至少两倍但不到三倍。在至少一个实施例中，划分信号具有的频率比DDS时钟信号低2.5倍。在这种实施例中，就足以对输出进行滤波，以便仅仅抑制出现在0.5和1.5倍输出频率处的图像。从而，在整数值2附近的唯一的划分限制是由数字结构的采样特性进行的限制，这将使得图像偏移回到感兴趣的带宽中去。
在至少一个实施例中，已经发现对于可选带通滤波器组157和167来说4是一个合适的数量，单独选择其中的每一个，用于对各自的输入信号进行滤波。在至少一个实施例中，滤波器组157和167中的每一个滤波器可以用离散部件来构成，其对每一个滤波器可能是单独部件。可选地，已经发现对于可选带通滤波器组153和163来说4是一个合适的数量，如果使用可变时钟产生器的可选输入频率的话。可变时钟产生器101的可选输入频率的使用可以进一步有利于增加时钟产生器101的输出的无乱真信号响应带宽。
包括滤波器157和167以及这里的其它任何可选带通滤波器组的每一个滤波器，可以具有不同的带通频域，以及与组中的其它滤波器相比较小的或较大的相对带通域(即，通过计算滤波器的高频截止和低频截止之间的差而得到的滤波器域的容量)。根据特定应用或设计的需要和/或容错度，邻近通带可以交叠或者不交叠。对于一组中的滤波器的通带的一种可能配置是作为一系列倍频程。
例如，滤波器组157可以有四个滤波器，并且实施为通过50-200MHz频带。如果每个滤波器实施为具有相等宽度的通带，那么各个通带可能会分别以50、100、150和200MHz为中心，每个滤波器通过距离中心频率+/-25MHz的频带。然而，这种分配对于从50MHz的输出频率中去除0.5x和1.5x处的图像是不合适的，因为25MHz和75MHz的图像存在于50-MHz滤波器的通带中(或者至少在边缘)。因此，就更需要滤波器的中心频率和/或通带的另一种分配。例如，相同的中心频率可以用于具有随着中心频率增加而渐宽的通带的滤波器。可选地，滤波器可以具有非均匀分配的中心频率。例如，可以使用倍频程或者二分之一倍频程分配(例如50-70-100-140)来代替，其中每个滤波器具有比中心频率稍窄的通带。
DDS 151和161可以接收使得DDS产生具有特定频率和相位的输出信号的一个或多个控制字。例如，控制字可以包括数字相位和频率信息。控制字可以由DDS 151和161存储在例如累加器或者其它用于解码和处理的这种寄存器中。
在至少一个实施例中，用于实施例中的DDS(例如DDS 151或161)的累加器可以将包含在接收控制字中的数字信息添加到已经存在于累加器中的二进制值中(例如使用模2加法)，以构成新的频率/相位索引值。然后DDS可以使用新构成的频率/相位索引值根据相位查询表来确定从DDS输出的信号的频率和相位。
特别地，在至少一个实施例中，一个或者两个DDS都是相位连续的。也就是说，当新的累加器值写入到累加器中时，DDS根据相位累加器中的当前值进行累加。当新的频率值(相位累加值)被写入时，它被累加或添加到累加器中的前一个值中，除非DDS被特意复位为相位累加器值为零。
在一个实施例中，时钟划分器102可以被预加载，以响应于接收DDS时钟信号输入而以预定频率输出划分信号。
下表1给出了频率计划的一个特例，包括可用于控制DDS151(“DDS1”)和161(“DDS2”)的特定实施以执行这里所述的信号合成操作的控制信息。在至少一个实施例中，使用控制逻辑控制DDS151和161的功能来根据表1产生特定的划分信号。例如，可以将一个或多个这种控制字加载到DDS的控制寄存器中。该逻辑可以使用例如在现场可编程门阵列(FPGA)中实施的基于门的逻辑设计、专用集成电路(ASIC)、一系列离散部件、和/或存储在存储器(其可以是只读存储器(ROM)，可编程ROM(PROM)，可擦除PROM(EPROM)，非易失性随机存取存储器(NVRAM)，闪存，或者其变体)中的处理器可执行指令来实施。
在这个例子中，在DDS1151输入到DDS2161之前，对其输出进行300MHz上变频。DDS2161应用选择的划分比率，并且其输出信号可以加倍以获得预期输出信号。给定选择的输出频率，已知的可接受的划分比率的范围，和已知的可用的上变频选项组，就可以实施控制逻辑，以选择用于DDS1151的合适的输出频率
表1.DDS1与DDS2控制在至少一个实施例中，时钟划分器102包括可以用于直接指定划分信号输出的振幅值(例如不需转换相位值)的查询表。例如，响应于控制字，可以基于振幅值表来确定输出值。在至少一个实施例中，时钟划分器102在不进行完全相位—振幅转换的情况下，以基本上与DDS时钟信号的频率相等的频率输出划分信号的新值。用于时钟产生器101的DDS 151的查询表还可以包含预先确定的条目，以减少或防止在时钟产生器101产生的DDS时钟信号频谱中产生乱真分量。
在至少一个实施例中，通过将划分器DDS调节成整数或整数+/-0.X的值来减少乱真内容，其中X是数字。特别地，X可以等于5。然而，X使用其它值也是可能的(例如1)。可选地，X可以是实数。这种选择具有的影响是使得乱真信号响应(例如由DAC误差例如量化和非线性产生的图像)掩蔽在基频(输出频率)之下。对于精确的整数划分值，所有由于DAC误差产生的乱真内容都可以降到基频以下。对于整数值+/-0.X，一些乱真内容会降到基频以下，而最接近的剩余乱真内容会降到与输出频率+/-(0.X×输出频率)相等的频率。然后就有可能根据输出频率的无乱真范围来确定滤波器的数量和它们的拒绝需要。
图3a显示了时钟划分器102和频率变换器模块120的进一步实施例。如图所示，时钟划分器102可以包括DDS 161，其接收由时钟产生器101输出的时钟信号。DDS 161可以产生划分信号，该划分信号使用多个可选带通滤波器167之一进行滤波以产生滤波的划分信号。在至少一个实施例中，DDS161可以基于控制字的状态来选择特定的带通滤波器167。例如，DDS 161输出的划分信号可以是在宽频域中可调的正弦波。
然后滤波的划分信号通过驱动器169提供给频率变换器模块120，在这里对滤波的划分信号进行变换以产生变换的划分信号。频率变换器121可以实施为倍增器，例如使用包含快速或阶跃恢复二极管的梳状波发生器。可选地，频率变换器121可以包括配置成倍频器(或“专用倍增器”)的混频器，并且输入信号与混频器的RF和LO输入相连接。
可以使用多个可选带通滤波器123的一个对变换的划分信号进行滤波以产生滤波的变换划分信号。例如，可选带通滤波器的数量可以是4个。在至少一个实施例中，DDS 161可以基于控制字的状态选择特定的带通滤波器123。然后滤波的变换划分信号可以通过驱动器125(例如缓冲器，放大器，或阻抗匹配网络)提供给一个或多个频率变换器以产生其它感兴趣的频率。
图4显示了频率变换器模块130的实施例的详细原理框图。如图所示，输出第一本地振荡器信号的第一部分的频率变换器模块130可以包括频率变换器131(可以与频率变换器模块120相连接)，其输出通过切换器132和135与一个或多个可选带通滤波器133和134相连接。在至少一个实施例中，频率变换器模块130基于所接收的滤波的变换划分信号的频率选择带通滤波器133或134。在一个实施例中，该模块中的可选带通滤波器的数量是2个，但是也可以使用更多或更少的滤波器。
基于模块的预期输出频率或需要进行转换到预期输出频率的中间频率来选择带通滤波器133和134。例如，在如图4所示的特别的实施方式中，1100-1300MHz带通滤波器133或1300-1500MHz带通滤波器134都是基于第一频率变换器模块130的预期输出频率来选择的，其范围在1100MHz到1500MHz之间变动。如图4所示，来自前一模块120的100-300MHz的中间频率(IF)的输入可以与1000MHz或1200MHz相混合来产生上述输出。
在至少一个实施例中，可以使用控制逻辑基于预期输出频率选择滤波器133或134。如上所述，控制逻辑可以使用例如但不限于FPGA、ASIC、ROM器件或者软件来实施。控制逻辑可以首先确定要提供的输出频率，然后确定需要上变频到最终输出的本地振荡器频率。在实施例中，如果预期输出频率是在1100-1300MHz之间，则选择1000MHz本地振荡器信号，并使用频率变换器131将其与100-300MHz相混合以产生1100-1300MHz，如图4所示。另一方面，如果预期输出频率是1300-1500MHz，那么选择1200MHz本地振荡器信号和1300-1500MHz的滤波器134。在至少一个实施例中，LO信号和滤波器的选择是利用同样的控制信号完成的。这里参照图16描述其它与.此控制逻辑和控制流程相关的信息。
图5显示了频率变换器模块140的实施例的详细原理框图。如图所示，频率变换器模块140可以包括一对切换器144和145，其在第一位置将频率变换器模块140配置成向频率变换器141(例如混频器)提供所接收的信号，该频率变换器与多个可选带通滤波器142之一相连接以产生滤波信号。在至少一个实施例中，频率变换器模块140可以基于在频率变换器模块140的输出所需的最终输出频率选择特定的带通滤波器142。在第二位置，切换器144和145将频率变换器模块140配置成用于输出由模块接收的信号。在每种情况下，通过驱动器146提供通过切换器145的第二模块信号，作为第一本地振荡器的最终输出信号。在图1和5所示的特别的实施例中，由此模块输出的第一本地振荡器信号具有在1100MHz和2100MHz之间的频率。
在至少一个实施例中，用于滤波和上变频选择或者旁路的切换设置是通过控制逻辑基于模块输出频率、第一本地振荡器LO1的预期最终输出频率(例如1100-2100MHz)或者用于上变频的中间频率来选择的以产生其中之一。可以选取在输出频率范围内具有通带并且衰减不需要成分的滤波器，不需要的成分例如在上变频情况下的本地振荡器输入。如果模块140不是配置成上变频(例如，输出频率在1100-1500MHz之间)，则对变换器141旁路并且使用来自前一模块(例如图4中的频率变换器模块130)的输出频率。
在图1所示的至少一个实施例中，合成器100可以进一步包括配置成产生第二本地振荡器信号的第二信号产生器(即与第二划分器104相连接的第二时钟产生器103)。通过第二时钟产生器103从时钟分配单元110接收的时钟信号可以具有与第一时钟产生器101所接收的时钟信号相同的频率；可选地，时钟分配单元110可以向产生器103提供具有不同频率的信号。第二时钟产生器103和第二划分器104的结构和操作可以与前面所述图1-3a中的第一时钟产生器101和第一划分器102基本相同。第二本地振荡器信号可以具有例如48MHz和94MHz之间的频率。为了产生较高的本地振荡器频率，第二划分器104的输出可以与上变频器和/或一个或多个如上所述的合成器模块相连接。
在至少一个实施例中，合成器100可以提供第三本地振荡器信号。第三本地振荡器信号可以具有例如300MHz、500MHz或1100MHz中的一个频率。在一个实施例中，时钟分配单元110可以包括配置成产生第三本地振荡器信号的一个或多个阶跃恢复二极管(SRD)。
可选地，可以使用非DDS的方法和装置构造变化可调时钟源，以向第二或随后的DDS(s)提供时钟。这种变化可调时钟源的一个例子是锁相环。当锁相环被减慢来调节时，这种装置可以提供与DDS相比较低的能量消耗(降低到毫瓦)和/或较小的容量(例如由于减少的滤波需求)。在这种实施例中，通过前面参照图1-3a所述的时钟划分器来接收可变频率时钟信号。
在进一步的实施例中，合成器200可以包括与多于一个划分器(例如图6中所示的划分器202-204)相连接的时钟产生器201。在至少一个实施例中，使用DDS来实施一个或多个划分器202-204。多个时钟划分器例如可以用于减少或消除将新的划分比率或控制字装载到DDS划分器中所花费的时间。在一个实施例中，利用特定的划分比率、控制字和/或输出频率/相位预配置(即，在选择入信号通道中之前)一个或多个时钟划分器202-204，以便获得甚至更快的切换时间。在一个示范性应用中，这种结构可以较迅速地用于在不同频率之间的“往复转换”或者“跃变”。
例如，一个或多个时钟划分器202-204可以包括用于预加载不同的预定划分器值的多个寄存器，且划分器能够响应由划分器外部的控制逻辑提供的信号，以比单独加载每个划分器所需时间更快的速率选择一个预加载的划分器值。在划分器被选择入信号通道中时或者之前提供控制信号。
可选地，多个划分器202-204的每一个可以分别预配置或者预加载一个各自的划分器值，然后可以比单独加载每个划分器所需的时间更快的速率单独选择每个划分器(例如通过切换器205)，以便获得一个非常快的调节速度。在至少一个实施例中，划分器202-204可以具有并行的加载控制字寄存器(与串行的加载寄存器对立)。
要注意的是，虽然图6显示了三个划分器202-204，然而在各种实施例中可以使用任意数量的划分器或者划分器DDS。该结构可以实施为包括在时钟产生器201和划分器202-204之间的切换器。
在可选的实施例中，划分器芯片可以有多个(例如4或8)不同的引脚可选的配置，每个包括自身的控制字或划分比率，从而可以在操作中获得较快的频率切换，如前面参照图6所述。在这样一个实施例中，这种划分器芯片可以提供两个不同频率之间的相位连续切换。可选地，图6的结构可以使用加法器代替(或者再另外使用)切换器205来实施，从而可以组合多个划分器(例如202-204)的输出，以提供调制输出信号或预期波形。
另外，可选地，至少一个划分器202-204可以是基于非DDS的频率划分器。例如，这种频率划分器可以构造为或包含逻辑芯片(例如TIL，ECL)或使用离散部件，或包含能够输出划分频率的集成电路。可选地，这种划分器响应于选择信号可以根据多个不同的划分比率产生划分信号。这种实施例可以提供减少的一组可用划分比率，从而可能要求时钟产生器201在某些应用中具有的频域比使用DDS实施的至少一个划分器202-204的实施例更大。
如图7A所示，根据另一实施例的合成器700可以包括与第一划分器模块710相连接的时钟产生器701，其输出相应地与第二划分器模块703相连接。在这个实施例中，时钟产生器701、第一划分器模块710和第二划分器模块703中的至少一个或全部都可以使用DDS实施。例如时钟产生器701可以包括第一DDS，第一DDS与实施第一划分器模块710的第二DDS相连接，第二DDS与实施第二划分器模块703的第三DDS相连接。第三DDS或第二模块划分器可以例如基本上重复上述实施例中的第二DDS或划分器。
使用第三DDS顺序连接到第二DDS的输出的优点在于包括较好的调谐分辨率(例如微赫兹分辨率)和/或进一步的乱真分量抑制。并且，可以使用调谐分辨率增加但乱真性能减少的第一DDS(例如可变时钟或时钟产生器DDS)。在这种实施例中，第一DDS(例如可变时钟产生器DDS)产生的乱真分量例如可以减少20log[(第二DDS划分值)×(第三DDS划分值)]。这样，添加第三DDS可以在提供良好的调谐分辨率的同时进一步减少由第一DDS(例如可变时钟产生器)产生乱真信号响应。就像在其它实施例中，可以预加载一个或多个DDS用于快速频率切换。此外，如图7B所示，第一划分器模块722可以实施成为包含多于一个划分器，比如划分器710和711。这种划分器可以具有可选择(例如通过切换器712)或者可结合(例如为获得调制信号或其它波形)的输出。
考虑到时钟划分器102，在至少一个实施例中，DDS 161可以包括用于以输入时钟的速率直接输出到DAC的振幅值表。这样的结构对当前DDS结构的相位—振幅转换进行旁路，并且从而可以消除控制字输入的需求。振幅值表可以很小(即，仅实施为整数或整数+/-0.5比率)，以便可以用信号代替控制字来指定所要应用的整数(+/-0.5)的比率。特别地，这种实施例可以使用例如整数值+/-0.5和/或整数值+/-0.1，0.2，0.3或.0.4的比率。其它可接受的方案可以包括已经发现用于提供无乱真信号响应宽带的划分器DDS的非整数比率(例如图23所示)。这种方法可以灵活响应诸如应用带宽、无乱真动态域、容量需求等特殊需要。
在实施例中，例如可以使用集成电路器件将上述合成器实施为用于信号产生的可编程划分器芯片DDS。通过向其发送表示对应的正弦或余弦值的特定划分比率，可以将该芯片编程用于每一时钟周期。输出可以是正弦波；但其它波形也可以。这样的可编程划分器芯片可以设计用于特定应用，诸如可以使用双DDS配置的应用，并且因而使用简化的或流水线设计。在双DDS合成器的情况下，一个DDS可用于计时，第二DDS用于仅与特定谱纯度的特定划分比率相关的功能。
如上所讨论的，双DDS合成器可以实施为具有减少乱真的优点。乱真信号响应是先前DDS结构的特性，其限制了DDS的普遍应用，特别是对于宽带应用。在时钟的可预测时间间隔，由于其涉及到调谐输出频率，DDS具有许多相邻的乱真信号响应。在窄带系统中，将时钟设定为单一频率以避免这些相邻响应，但这也限制了调谐范围。从而，这些乱真信号响应会阻止在宽带系统中使用现有的DDS结构。
在本发明的至少一个实施例中，第一DDS向第二DDS提供可调时钟，这就允许第二DDS的输入时钟可以进行必要的调节以缩减第二DDS的固有乱真区域。这种配置消除和/或充分减少了相邻的乱真信号响应以利用DDS的预期益处，益处包括极好的相位噪声和较快的调谐速度。因为最近的输出谱是在整数和半整数比率获得的，所以可以为此功能而对专用于这些划分比率的DDS芯片进行优化。
本发明的进一步实施例包括可编程的划分器芯片。这种特别作为为划分器DDS配置的DDS合成器芯片可以用于许多需要快速调谐和低相位噪声特性的宽带应用中。这些应用可以包括但不限于信号监控，电子战争，测试仪器，发射机，雷达和数据通信。划分器DDS(例如与模拟设计相比)的特别优势可以包括更简化的设计，更快速的设计，更小的调谐字，更低的乱真信号响应，更高的保真度和更低的相位抖动。
如图8a所示，根据本发明的实施例的可编程划分器芯片可以包括三部分划分比率—表地址映射部分801，查询表(例如正弦和/或余弦)802，和数模转换器(DAC)部分803。划分比率—表地址映射部分801根据指示的划分比率输出查询表802的地址序列，它可以根据支持的选择划分比率(例如序列2.5，3，3.5，4，4.5，…，100中的全部或部分)通过多种不同的方式来实现。例如，在以4划分的情况下，映射部分801可以指示查询表802中每隔90°(或0°，90°，180°和270°)的正弦或余弦值的地址，并以每个时钟周期一个地址/角度的速率输出到DAC 803。这样就可以在四个时钟周期中产生以4划分的一个完整周期的输出。在以2.5划分的情况下，映射部分801可以指示0°，144°，288°，432°和576°的正弦值的地址，并以相同的速率输出到DAC803。在这种情况下，以2.5划分的两个完整周期的输出可以使用五个时钟周期产生。其它比率的操作也可以按照这个逻辑推导出来。这样的芯片还可以包括这里所述的可选的(例如引脚可选的)配置。
这种实施例可以提供正弦或余弦波输出；然而，这种基本结构的其它实施例也是可能的。如图8b所示，一个示例可以包括函数804以使得划分比率对应到ROM查询。另一个例子是基于非正弦波波形(例如三角波，锯齿波或其它波形)的查询表。
下表2列出了一些可以用于产生特定划分器比率的增量相位值的例子。
表2通过复查相位增量数，许多值可以被再次使用。例如，以12划分的每隔30度得到的12个值包括了以6划分的每隔60度得到的所有6个值。这些数字的重用，以及其所带来的查询表容量的减小，就使得DDS的简化得以实现。
在划分比率为2时(即奈奎斯特频率)使用DDS现在还不为人所知。一个可能的原因是，在整数比率为2时DDS的输出信号强度与更高的划分比率时的输出信号强度相比会减少多达20dB或更多。
一些DDS，例如Analog Devices系列98XX中的DDS，包括用于为相位累加器输出的相位值增加相位偏移值(例如在数模转换之前)的设备。发明人发现通过选择90度(或270度)的相位偏移，可以在整数比率为2时获得与更高划分比率(例如参见图25)时的结果可比拟的输出信号强度。
这种技术可以利用这里所述的由可变频率时钟驱动的DDS(例如PLL或其它DDS)用于特殊优势。在这样的应用中，使用划分比率为2和相位偏移为90度配置划分器DDS。时钟PLL或DDS可以用于提供频率可变性和/或宽带操作，而划分器DDS可以用于以时钟频率的一半来提供相位连续和/或相对无乱真的输出。可以确定，对于其它DDS模型，不同的相位偏移值可以提供相似的优点。
DDS的相位偏移值的调整也可以与X.5的划分比率结合使用，其中X是大于或等于2的整数(例见图26)。在根据本发明的另一实施例的方法中，选择相位偏移值以减少乱真信号强度和/或增加输出信号强度。
如上所述，非线性DAC会增加乱真内容。非线性DAC典型地在高频时更大。这种效应的原因之一是较低划分比率时的输出使用比较高划分比率时输出更少的数据点进行转换。也许是由于这种效应，DDS在划分比率为2.5时的操作现在还不为人所知。这里描述了实现这种操作所使用的滤波和其它技术。
如上所述，在划分比率为X.5时工作的DDS会预期具有0.5和1.5倍输出频率的乱真输出(例见图21)。通过改变或者选择DDS的相位偏移值，可以减少这些乱真中的一个或者全部。
这种方法可以进一步应用于例如简化滤波任务。例如，滤波器可以降低从一个时钟频率产生的乱真强度，但对于从另一时钟频率产生的乱真强度则没有足够的效果以满足特定设计规格。通过在至少第二种情况减小上述乱真的强度，在该情况下有可能使用同样的滤波器来满足特定规格，从而避免了给系统增加另一个滤波器的需要。这里所述的方法也可以用于在划分比率不是X.5时操作的DDS。
在为工作于划分比率为X.5时的DDS改变或选择相位偏移值的情况下(其中X是大于或等于2的整数)，适合的相位偏移值(即导致乱真强度的预期或可接受的减弱和/或预期信号强度的预期或可接受的增强)有可能随时间而变化。例如，这个值可以受到温度、电容、频率、设备老化等的影响而变化。因此，希望可以监控DDS的输出信号的一个或多个乱真分量，并且基于监控结果来改变或选择DDS的相位偏移值(例见图27)。这种方法还可以用于在划分比率不是X.5时操作的DDS。此外，这种方法可以用来加强预期信号的强度，伴随减弱或者不减弱乱真信号的强度。
有可能从一个或多个DDS中获取信息，其可以用于改变或选择相位偏移值，以为不同的DDS产生预期输出，这些DDS的模式编号相同、或者是来自同一批的不同DDS等，至少工作在相同频率、相同划分比率和或相同的应用中。例如，最优的或者预期的相位偏移值有可能依赖于一个或多个特定传播途径(可以是在DDS的内部和/或外部)，并且可以获取关于该值和该途径之间的关系的信息并应用到其它DDS的使用中。例如，有可能使用与在两个或多个不同时钟和/或输出频率的测量有关的信息来计算在另一频率具有优势的相位偏移值(例见图28)。本领域公知的特征化、插值等专门方法也可以应用到根据本发明的这个实施例的方法中。
如上所述，本发明的实施例可以用于需要一个或多个超净的快速调谐频率源的应用中。例如包括但不限于，频率转换中的本地振荡器，复合调制，和发射和测试与测量应用。一般地，本发明也可以用于先前使用锁相环路(PLL)的应用中。下面参照图9-16说明特殊的应用。
图9是根据一个实施例的快速调谐、高频谱纯度调谐器/接收器900的框图。特别地，图9说明了为快速调谐和高频谱纯度(相位噪声和无乱真动态范围(SFDR))而设计的调谐器/接收器的实施例。这种实施例的应用可以包括信号情报(SIGINT)和电子情报(ELINT)信号收集和分析。在至少一个实施例中，接收器/调谐器900可以包括与接收频带滤波器903相连的射频(RF)天线901，其输出通过低噪放大器905传送给第一频率变换器907以产生第一中间频率(IF1)。频率变换器907的输出通过带通滤波器909与产生第二IF的(IF2)第二频率变换器911相连接。第二频率变换器911的输出可以通过带通滤波器913和放大器或信号调节器915传送给第三频率变换器917以恢复检测的数字信号。频率变换器917的输出通过第一低通滤波器919、放大器/信号调节器921和第二低通滤波器923与DAC 925相连接以重建对应于检测的数字信号的模拟信号。在这种实施例中，接收器的调谐速度和频谱纯度可以由其合成器(在图9中所示的特定实施例中，LO1，LO2，和LO3分别输入到频率变换器907，909和917)来决定。本发明的实施例的相位噪声，SFDR和调谐速度都较好的适合于这种应用。特别地，LO1、LO2和LO3中的任何一个或者全部都可以使用这里所述的信号产生器或合成器来实现(例如包括信号产生器10的一个或多个实施例)。可选地，LO2和LO3中的一个或全部可以使用其它技术、例如使用基于PLL或基于SRD的信号产生器来实现。
图10是根据一个实施例的DDS芯片/芯片组的框图(例如“芯片上的DDS”)。新的混合信号造型过程可以用于将该结构提供给具有限制数量的外部部件的芯片或芯片组方案。为了简化DDS芯片，所提供的芯片或芯片组的带宽可以为极大改善的宽带SFDR(例如85-90dBc)。根据本发明的实施例的结构的带宽将继续提高数字和DAC结构的速度。
在图10中，修改的正弦查询表和相位累加器ROM能够容纳用于本文件中其它地方所述的DDS#2的最优调谐点的相位累加器和查询值。对于某些应用，那些最优的点是整数划分比率和整数+/-0.5的划分比率。仅使用对应于这些“最优点”的这些值可以减小相位累加器ROM和正弦查询表(ROM)的容量。如图10所示，在一些实施例中可以在DDS集成电路的外部提供滤波器和频率变换器部件。
至少一些这里公开的信号产生器和信号产生方法可以应用于测试和测量仪器中。例如，本发明的进一步实施例包括信号分析器和信号分析方法。
图11所描述的信息流程图是根据一个实施例的测试和测量信号产生器/谱分析器前端。特别地，本发明的实施例具有用于测试和测量仪器的必要特性，包括但不限于，优秀的相位噪声和具有调制能力的SFDR。测试和测量信号产生器前端可以包括，例如，参照信号产生器1105和与参照信号产生器1105相连通的宽带信号产生器12。宽带信号产生器12可以实施为包括这里所述的信号产生器10的一个或多个实施例。该结构也可以有利于例如谱分析器的装置的RF前端，可以改善仪器的整体性能。
谱分析器可以包括射频发射机和用于呈现输入信号频谱的图形表示的显示器。例如，频谱接收器可以包括具有可视显示器的可调接收器，显示器设置成显示输入信号在关于调谐频率的带宽内的强度。在一种工作模式下，将接收器快速调谐(“扫过”)一个频率范围(例如用户选择的扫描)，从而显示输入信号穿过该频率范围的各个点的相对强度的表示。接收器可以跨过间距连续地调谐或者在离散的几个点(例如每次扫描100或400个点)调谐，这些点可以均匀分布在该频率范围内(即等距的)和/或非均匀分布或依据十进制、八度、对数或其它分布进行分布。
图11A显示了根据本发明的实施例的谱分析器的方框图。接收器A12包括这里所述的信号产生器10的实施例(例如实施例10、20a、20b、200、700、720等)，也可以配置为本地振荡器。例如，接收器A12可以具有超外差配置，其中信号产生器10的实施例产生的本地振荡器信号与被测试的RF信号混合或结合。通过在一个频率范围内扫描本地振荡器信号，接收器A12可以配置为检测被测试信号的不同频率分量。
图11B显示了根据本发明实施例的信号分析方法的流程图。任务T120将接收器调谐到预定频率n。任务T130检测输入RF信号在频率n(例如中心在或接近频率n的带宽)的分量相关的信息。任务T140基于所检测的信息进行显示。任务T110、T150和T160使得接收器在多个频率重复接收和检测任务T120、T130。
图11C显示了根据本发明另一实施例的信号分析方法的流程图。任务T210在一个频率范围内扫描本地振荡器(LO)。需要的话，可以重复这种扫描。例如，可以根据适用于特定应用的时间间隔重复扫描，扫描之间可以间隔或者不间隔该时间间隔。扫描可以单方向进行(例如从低频到高频)或者双向进行(例如先从低频到高频然后从高频到低频)。任务T220基于LO信号和输入信号检测信号的不同分量。任务T230显示所检测的分量的相对强度。
接收器A12的其它组件可以包括分辨带宽滤波器；包络检测器；对数放大器；视频带宽滤波器；和其它滤波器，检测器，和/或控制电路。接收器A12的至少一个部分可以使用数字而不是模拟信号处理技术来实现。显示器A14可以包括视频显示器(例如阴极射线管或平板装置诸如液晶或有机LED面板)。
图11D显示了根据本发明实施例的信号分析器A20的框图，其配置成接收RF输入信号进行分析。本地振荡器A100包括所述信号产生器10的实施例(例如实施例10、20a、20b、200、700、720等)，并产生本地振荡器信号。
频率变换器A200接收本地振荡器信号和RF输入信号并输出中间频率(IF)信号。这里所用的术语“频率变换器”是指例如混频器(例如Schottky二极管混频器；二极管环形混频器；非平衡、单平衡、双平衡或三平衡混频器等)、乘法器(例如模拟乘法器)、或适用于特定频率和/或设计的设计标准的可能的其它类型上变频器或下变频器的一个或多个装置。
可以根据本领域公知的原理来完成频率变换器A200的选择和构建。例如，混频器可以包括例如二极管(例如Schottky二极管和/或二极管四元组)和/或线圈(例如变压器和/或平衡转换器，基于LTCC或铁氧体)的部件。特定混频器配置的选择可以基于诸如线性、变换损耗、变换压缩、绝缘度(例如RF-IF，LO-IF，和/或LO-RF)、动态范围、频率范围、DC极性、DC偏移、二调三阶互调失真、断点(例如三阶截断或“IP3”)、最大电压驻波比(VSWR)、和/或LO激励电平的标准。信号分析器A10还可以在频率变换器A200的输入信号线上游包括衰减器，其中该衰减器可以调节并用于限制输入信号功率。
检测器A300接收IF信号并输出IF信号的信号强度(例如包络)的表示。例如，检测器A300可以将IF信号的AC电压变换为DC电压。检测器A300可以包括例如包络检测器或者均方根一直流变换器的电路。包络检测器可以包括例如二极管或其它非线性装置(可能配置成将输入信号的能量转换为与输入信号功率成比例的电流)的整流器，其输出可以与峰值检测器或低通滤波器(例如电阻和电容的并联)相连接。可选地，检测器A300可以实现为数字的。
信号分析器A10的进一步实施例可以包括例如对数放大器(可以在检测器A300的上游或下游)和一个或多个滤波器的元件。例如，分析器A10的一个实施例可以包括位于检测器A300上游且具有可调带宽的滤波器A400。例如通过调节滤波器A400的通带带宽，检测器A300的输出可以涉及输入RF信号的较宽或较窄部分(例如建立测量分辨率)。这种进一步的元件可以实施为模拟电路元件和/或被数字的实施。
在信号分析器A20的进一步实施例中，本地振荡器A100可以被控制来扫描一个频率范围，从而检测器A300可以输出对应于RF输入信号不同频率分量的信号强度的表示。信号分析器A20的实施例还可以分别包括存储元件(例如半导体存储器)和/或显示器(例如视频显示器)用于存储和显示与检测器A300输出的指示相关的信息。
图11E显示了根据本发明的另一实施例的信号分析方法流程图。任务T240基于LO信号和输入信号产生中间频率(IF)信号。任务T240指示IF信号不同分量的相对强度。
图11F显示了信号分析器A20的一个实施例A30，其包括上面所讨论的衰减器A50和对数放大器A60。在可选的实施例中，放大器A60可以在检测器A300的上游。分析器A30还包括后检测滤波器A450，其配置成例如用于基于被测试信号的检测包络对信号进行滤波。滤波器A450可以具有可变带宽，例如执行检测信号的较宽或较窄部分上的平均函数。显示检测器A70可以提供多个可选操作，例如峰值检测器(正和/或负)，准峰值检测器，抽样检测器，和/或平均检测器，并且可以检测、存储和/或输出检测信号的对应值。
模数转换器A80将显示检测器A70检测(和/或旁路)的信号转换为一系列数字采样。在可选的实施例中，可以将ADC A80移到一个上游位置以便一个或多个显示检测器A70、滤波器A450、对数放大器A60、检测器A300和滤波器A400的数字实施方式可以对基于ADC A80的输出的信号进行操作。处理器和显示器A90包括如上所述的显示器A14，可以执行与用户与分析器A30的交互相关的供能(例如，存储显示屏、标记选择、显示调整的所有或其一部分)。
如上所述，这里所述的信号产生器10的至少一些实施例的一个潜在优点是能够从一个输出频率快速变换到另一个。这种能力可以用在例如扫频接收器操作中，以允许在给定时间段中进行给定区间的增加数量的扫描。快速扫描能力的潜在应用包括检测和/或跟踪短时事件。这种能力还可以用于提供快速刷新率(例如，对显示器或对进一步的处理仪器)。如果需要，可以增加这种扫描率，而不损失频率分辨率(例如表现为在扫描中调谐的离散频率点的数量和/或例如滤波器A400的预检测滤波器的带宽)。
可选地，快速频率变换能力可用于在给定时间段中对给定区间的扫描提供更多点。这种调谐密度的增加可以获得更高分辨率的测量利用在扫描中访问的更多频率点，例如，可以使用较窄的分辨带宽，而不遗漏未检测区间中的任何部分。这种高分辨率可以相应地带来的优点是更好的辨别(例如在相邻信号之间)。增强的辨别能力在例如期望的TSCM(技术监控防范)的应用中很有用，例如用于辨别与正常信号非常邻近的不利信号。较高的调谐分辨率还可以带来降低噪声水平的好处(例如作为较窄预检测带宽的结果)。当然，也可以将提高扫描率和增加调谐密度的优点结合起来以按照预期改变各自的度数。
如上所述，包括如此处所述的变换的多DDS配置的信号产生器(例如合成器200或720的实施例)可以用于获得更高的频率变换速度。在将这种配置用于扫频接收器的示范性应用中，第一划分器DDS将信号输出到混频器，而第二划分器DDS配置成向混频器输出将来信号。这种配置可以包括，例如将对应于下一个接收频率的速率输入到第二划分器DDS。在合适的时刻(例如在第二划分器DDS的建立完成之后)，第二划分器DDS的输出被变换到信号产生器输出，而第一划分器DDS针对另一个将来信号被以相似的方式重新设置。
这里所述的信号产生器10的至少一些实施例的一个潜在优点是高信噪比(SNR)。因此，使用这种实施例的信号分析器和信号分析方法可以具有与现有分析器和方法相比降低的噪声水平和/或在降低成本、重量、大小和/或功耗方面提供可比拟的性能。
至少一些现有的PLL调谐器的可能会限制可得到SNR的一个特性是相位噪声。例如，相位噪声可以来自环路的相位调制效应，它可以导致载波周围的噪声水平升高。在扫频接收器应用中，本地振荡器中的相位噪声会添加到混频器输出中，从而增加了噪声水平。如上所述，这里所述的信号产生器10的至少一些实施例的一个潜在优点是低相位噪声。
当前，至少在不使用额外的和昂贵的低相位噪声信号产生器的情况下，可用的谱分析器的噪声水平特性太高，以至于不能对综合相位噪声进行测量。根据这里所述的本发明的实施例的至少一些信号分析器和信号产生方法可用于执行相位噪声测量，而不需要额外的低相位噪声信号产生器。
本发明的进一步实施例包括具有这里所述的信号产生器的其它测试和测量装置，例如FFT分析器，网络分析器和测试信号产生器。一个或多个这种装置可以用于例如在电信应用中测试的接收器。这种装置的潜在优势可以包括比现有技术提高的性能(例如关于一个或多个与应用无关的标准)和/或减小的容量、成本、功耗和/或重量。一个或多个这些优点可以对这种装置应用在由于一个或多个原因在现有技术不可行的应用中起到杠杆的支撑作用，例如汽车或空中平台。
图12是依据一个实施例提供的具有调制方案的安全收发报机1200的框图。本发明的实施例的调制能力可能在这种发射机/接收机(收发报机)中非常有用。例如，本发明的实施例提供的低相位噪声和频谱纯度可以实现高阶复合调制类型和频率跳转，而这是一些类型的安全传输的首要条件。发射机可以用于标准通讯或专门应用如雷达。
在至少一个实施例中，收发报机1200的发射机部分包括用于编码安全数据的编码器/解码器(CODEC)和信号产生器14a，其包括这里所述的信号产生器10的一个或多个实施例，并用于为RF发射调制编码的数据。这种实施例可以需要滤波修正来调节宽带调制信号。而且在这种实施例中，收发报机1200的接收机部分可以包括实质上是参照图9所述的部件，包括使用信号产生器14b-d(每个包括所述信号产生器10的一个或多个实施例)用于本地振荡器源。然而，在这些实施例中，带通滤波器913(参照图9)可以使用表面声波(SAW)装置来实现。其它滤波器(例如滤波器903，909，919和923)可以使用绝缘或陶瓷装置，或二者结合来实现。另外，在一些实施例中，振荡器14c和/或14d可以使用例如基于PLL或基于SRD的信号产生器的其它技术来实现。
图13是依据一个实施例的卫星通讯系统的框图。卫星通讯典型地需要至少三个基本部件两个地球链路和一个用作转发器的卫星链路。这些部件中的每一个可以包括发射机/接收机或者与之相关联的利用本发明实施例(例如作为本地振荡器信号产生器)的频率变换器(例如混频器)。
本发明的进一步的实施例包括使用所述信号产生器10的实施例的信号调制(和解调)方法。一种这样的方法包括频率跳转，其中信号产生器的输出频率发生变化(例如快速地)，以使得调制信号的载波频率从一个频率跳转到另一个频率(例如，根据预定的可能的伪随机模式)。在一个例子中，使用这里公开的信号产生器10的实施例获得跳转速度，其能够再现不能由现有PLL接收机接收的信号。
根据本发明的实施例的另一种信号调制方法(相应的解调)包括使用所述信号产生器10的实施例来产生射频信号以执行相移键控(PSK)调制。一个这种例子包括执行正交幅度调制(QAM)。如图14所示，QAM包括以相位和振幅调制载波。
图14的一系列散点图显示了改善的相位噪声的效果的例子(例如可以在至少本发明的一些实施例的应用中获得)。较差的相位噪声会导致数据丢失，导致数据失真解调的BER(误码率)的增加，或者不能在接收机中解调。在这个例子中注意到对于16-QAM，星座点(constellation point)很好地位于确定区域中，而64-QAM的例子表明仅有很小的引起数据误差的噪声偏移会导致确定误差(每一网格内的区域)。本发明的至少一些实施例的异常相位噪声特性使得能够以大量减小的位误差来解调更高阶的信号。
图14显示了当应用较高级别QAM方案时，QAM星座(constellation)变得更紧密，从而相位抖动(例如相位噪声的时域表示)会导致不可接受的位误差率或者其它模糊测量。这里所述的信号产生器10的至少一些实施例可以用于支持高级别QAM应用例如16-QAM、64-QAM或者更高。
QAM会引起模糊的另一方面是相位矢量的旋转，例如通过传输通道中的随机过程。这种旋转的一个潜在原因是由于接收机和发射机之间的相对移动而出现的多普勒频移。根据本发明的进一步实施例的方法包括使用已知方法对相位旋转进行特征化和/或补偿。本发明的实施例还包括校准接收机以去除引起星座旋转的相位偏移的方法。例如，这种方法包括发射具有预定相位(可能是周期性和/或作为频道训练信号)的校准信号和/或应用基于所接收的校准信号的信息来修正接收信号的另一部分的相位值。
商业上，本发明的实施例可以例如用于，在给定带宽增加传输的数据，从而扩大蜂窝式电话/数据基站的性能而不是增加新的蜂窝站。在收发报机中，实施例可以用于在通过当前的PLL系统不能获取的级别实现复合高阶调制/解调。此外，在用于接收机时，增加的调谐速度还能中断和追踪跳转的频率。在发射端，包括本发明实施例的发射机能够实现的调谐比任何现有的接收机(PLL)所能检测到的更快。对于涉及防卫的应用，这些实施例可以用于能够进行安全传输的发射/接收(收发报机)系统。
图15是根据一个实施例的单一频率雷达系统的整体原理框图。这种雷达系统可以包括功率划分器(例如PD1-PD6)，放大器，延迟线(例如DL1和DL2)，和I/Q解调器(IQD1-2)，以产生交叉极化和圆极化分量，如图15所示。对于这种雷达应用，此处所述信号产生器的频谱纯度和可重复行为可以使得描绘的雷达图像具有更高的清晰度和精确度。特别地，包括如此处所述信号产生器10的实施方式的实施例可以用于提供图15所示的OSC1和/或OSC2元件，以便于实现单一频率或多频率雷达系统。在多频率应用中，延迟线元件DL1和DL2可以基于当前频率实现为可变的和可选的。本发明的实施例还可以允许在多数应用中具有更小更轻的封装产品和/或展示PLL电路所不能的可重复行为。随着数字技术和DAC的速度的增加，需要的外围硬件减少，实施例可以变得更小。
在图16中，本发明的实施例可以任意种方式实现，包括用任何可变频率源代替DDS#1或按照关于DDS芯片/芯片组实施例所述实现修正结构。现在将对图16所示的实施例的特性进行说明。
在图16中，DDS#1可以用作DDS#2的可变时钟源。在这个例子中，可以根据频率需要，通过将DDS#1与300MHz混频并滤波以获得300MHz+/-DDS#1，产生该时钟源。要注意的是，在本文档中，所使用的这些频率和部件仅仅是用于参考例子和清楚说明；其它变体也是可能的。窄带乱真(即不可滤波的)性能通过DDS#1的乱真性能和DDS#2的划分比率(调谐命令)来确定。由DDS#1产生的输出中的乱真分量的减少可以用以下公式表示输出乱真＝DDS#1乱真-20logN(等式1)其中N＝DDS#2的划分比率或2X/FTW，其中X是相位累加器的位数。
例如，DDS#1可以具有-75dBc乱真的最差情况；DDS#2的频率调谐命令(FTW)可以是总分辨率的四分之一或者划分比率为4。
输出乱真＝-75-20log4＝-75-12＝-87dBc确定给定应用所需的乱真性能会确定DDS#1的SFDR。一般地，DAC是乱真性能的最大贡献者，并且可以特征化为如下dBc＝20log1/2N(等式2)其中N＝DAC的位数或者dBc≈-6×N因此，对于12位DAC，≈-6×12＝72dBc，而对于14位DAC，≈-6×14＝84dBc。
增加DAC的分辨率(位)和/或使用乱真减少技术，例如抖动(dithering)，可以改善DAC乱真性能。可以使用抖动(dithering)来减少单独乱真信号响应的振幅，但是抖动也可以降低整体SFDR(噪音水平)，因为抖动在频域中传播噪声/乱真。
变换的(混频的)DDS#1频率的输出然后可以作为系统时钟提供给DDS#2。DDS#2可以调谐到最优(无乱真)点。然后可以通过改变DDS#1(用于DDS#2的SYSCLK)来改变输出。
为了确定DDS#2的最优点，要注意在DDS输出中有两个主要类型的乱真信号响应DAC误差(例如非线性和量化误差)和相位截断乱真。相位截断乱真最坏的情况如下。例如，如果相位位数(截断后)是19，那么相位截断误差大约是19位×6.02≈114dBc。这种最坏情况条件(-114dBc)仅发生在截断位的单一位模式。这种模式对MSB是1并且所有剩余位是零。如-114dBc的最坏情况所示，相位截断不是乱真性能的主要原因，并且不被考虑。
乱真信号响应的第二个来源是DAC误差，包括量化误差和DAC非线性。这些产生在基频谐波处的乱真响应会混入到信号带宽中，并且是可预测和可再生的。
图17说明了依据至少一个实施例的宽带信号产生方法1700。方法1700可以在一个实施例中例如实施为现场可编程门阵列(FPGA)中的逻辑。但是其它变体也是可能的。例如，方法1700可选地利用一系列由处理器、微处理器、微控制器或个人电脑执行的编程指令或软件，或者利用离散逻辑部件来实现。
如图17所示，宽带信号产生方法可以在模块1705开始。然后控制进行到任务1710，接收输出信号的请求(例如从用户或从应用的硬件或软件部分)。该请求可以表示至少一个特定信号频率。然后控制进行到任务1715，基于请求的输出信号频率和时钟源频率确定划分器的划分比率。然后控制进行到任务1720、1725和1730，其产生对应于在任务1715确定的划分比率的至少一个控制信号(例如一个或多个控制字)，并基于该划分比率从一组滤波器中选择带通滤波器。在一个实施例中，控制信号可以包括对频率、相位偏移和/或振幅定标的说明。
然后控制可以进行到任务1725，为它们相应的划分器提供控制信号。在一个实施例中，该任务可以通过将控制字加载(例如锁存)到划分器中相应的寄存器中来完成。在至少一个实施例中，划分器是依据此处所描述的合成器和信号产生器的DDS。任务1725也可以包括基于请求的频率和/或依据该请求频率选择的相关值(例如频率比率，时钟源频率，将被滤波或通过的信号频率)选择合适的滤波器(例如从滤波器167中)和/或切换位置。
然后控制可以进行到任务1735，命令该至少一个划分器开始根据控制信号进行操作。然后控制可以进行到任务1740，依据新的控制信号改变合成器的频率。然后控制可以进行到任务1745，方法结束。可以在必要时重复方法1700并且可以按照需要重复多次以支持宽带合成器的应用。
图18-23中所示的绘图说明了信号产生器20的实施例的模拟输出的主频率，包括主要由于DAC误差(可以包括量化误差和/或DAC非线性)带来的乱真分量。这些绘图也说明了混淆(aliasing)并显示了调谐DDS的最优频率。例如，消除DAC乱真响应的最佳调谐点可以对应于产生整数划分值的DDS调谐命令。
图18显示了由至少一个划分比率为2.990的实施例产生的输出信号的理论绘图，其中产生了乱真分量。图19显示了由至少一个划分比率为2.999的实施例产生的输出信号的理论绘图，其中也产生了乱真分量，但是更接近基频(即这些分量收敛到基频)。图20显示了由至少一个划分比率为3.000的实施例产生的输出信号的理论绘图。图21显示了由至少一个划分比率为2.5000的实施例产生的输出信号的理论绘图。图22显示了由至少一个划分比率为3.1000的实施例产生的输出信号的理论绘图。最后，图23显示了由至少一个划分比率为6.1991的实施例产生的输出信号的理论绘图。
图20显示了一个偶整数划分值(例如划分比率＝3.000)。这样的比率将是第二(即，最后的)DDS的最优点，因为所有图像分量都隐藏在基频之下。这个条件允许在不影响后面DDS(例如DDS#2)在其当前状态的SFDR的情况下对上游DDS(例如DDS#1)进行调谐和/或调制，其产生纯净无乱真的输出。被基频隐藏的乱真分量可以是由该同步离散系统产生的任意的但是确定性的相位，并且它们不会导致在奈奎斯特频带中产生明显的振幅变化。
再回来参照图18，可以发现，随着划分比率接近整数值，乱真分量向基频收敛。图20的绘图显示了当乱真分量直接位于载波以下时的无乱真性能。第二最优情况是如图21所示的调谐命令产生整数+/-0.5时。这种情况在0.5和1.5倍输出频率处产生了乱真分量，主要是由于DAC误差。例如，显示在下面绘图的第三乱真分量是基频的二次谐波。因为这种情况的乱真位置是可预测的，可以根据实施的说明、带宽和滤波来使用这种比率。
第三个选项是第二种情况的扩展。这可以通过对产生整数+/-0.1，+/-0.2，+/-0.3或+/-0.4的调谐命令进行编程来完成。下面的表3有助于预测这种情况的乱真位置(如图22的例子所示)。
表3可以利用这些实施例实现的进一步的情况是，如图23所示，需要额外的滤波和频率计划。这种情况可以通过特征化使用的特定DDS和DAC，并且基于DAC特征化选择认为无乱真的频带来获得，如图23所示。这种情况严重依赖于性能标准、DAC特征化和滤波。然而这种情况会产生与以上结构相比更窄的输出频带，但仍然能够比现有的单一DDS结构有提高。
通过使用如图18-23所示的绘图和上表3，我们能够总结出DDS#2的最优点(按顺序)如下●DDS#2设置为整数值(CLK/频率调谐字＝整数)●DDS#2设置为整数值+/-0.5(2.5，3.5，4.5，....N.5)●DDS#2设置为整数值+/-0.1，+/-0.2，+/-0.3或+/-0.4●基于DDS和DAC特征化的随机(观察的)最优调谐点。
虽然已经参照特定说明的实施例对本发明进行了说明，但是这里所用的词语是说明性词语，而不是限制性词语。在所附权利要求的范围内，不脱离此处所公开的本发明的范围和精神，可以做出改变。虽然这里已经参照特定的结构、行为和材料描述了特定的实施例，但是本发明并不限于该特定的公开，而是可以以广泛的各种形式来实施，其中一些可以与所公开的实施例有很大差异和/或缺少其它实施例的某些方面或优点，如所附权利要求所概括的范围。
权利要求
1.一种信号产生器，包括时钟产生器，包括配置成基于时钟源信号产生时钟信号的第一直接数字合成器(DDS)，和与时钟产生器相连的时钟划分器，时钟划分器包括第二DDS，其中时钟划分器配置成基于(1)时钟信号和(2)指示划分比率的控制信号产生划分信号；和与时钟划分器相连的多个可选滤波器，该多个可选滤波器配置成基于划分信号产生滤波信号，其中基于划分比率从多个可选滤波器中进行选择。
2.根据权利要求1的信号产生器，其中时钟产生器包括与时钟划分器相连接并配置成基于时钟信号产生变换信号的频率变换器。
3.根据权利要求2的信号产生器，其中频率变换器包括混频器。
4.根据权利要求2的信号产生器，其中频率变换器包括具有本地振荡器输入的混频器，并且其中混频器配置成基于时钟源信号在本地振荡器输入接收信号。
5.根据权利要求1的信号产生器，进一步包括频率变换器，其与多个可选滤波器中的至少一个相连接，并且配置成基于滤波信号产生变换信号。
6.根据权利要求1的信号产生器，其中频率比率是至少2且小于3。
7.根据权利要求1的信号产生器，其中时钟划分器包括第三DDS，配置成基于(1)时钟信号和(2)指示第二划分比率的第二控制信号产生第二划分信号。
8.根据权利要求1的信号产生器，其中在多个可选滤波器中的选择基于用户选择的频率。
9.根据权利要求1的信号产生器，其中多个可选滤波器包括1/N倍频带滤波器组，其中N是大于零的整数。
10.根据权利要求1的信号产生器，其中多个可选滤波器中的至少两个具有不同带宽。
11.根据权利要求1的信号产生器，进一步包括与时钟划分器相连接的第二时钟划分器，该第二时钟划分器包括第三DDS，其中第二时钟划分器配置成基于(1)滤波信号和(2)指示第二划分比率的第二控制信号产生划分信号。
12.一种信号产生器，包括配置成产生时钟信号的可调谐时钟产生器，和与可调谐时钟产生器相连的时钟划分器，时钟划分器包括直接数字合成器，其中时钟划分器配置成基于(1)时钟信号和(2)指示划分比率的控制信号产生划分信号；和与时钟划分器相连的多个可选滤波器，该多个可选滤波器配置成基于划分信号产生滤波信号，其中基于划分比率从多个可选滤波器中进行选择。
13.根据权利要求12的信号产生器，进一步包括与可调谐时钟产生器相连接并配置成基于时钟信号产生第二划分信号的第二时钟划分器；和其中第二划分器包括直接数字合成器并配置成基于指示第二划分比率的第二控制信号产生第二划分信号。
14.根据权利要求13的信号产生器，其中多个可选滤波器与第二时钟划分器相连接。
15.根据权利要求13的信号产生器，进一步包括与时钟划分器和第二划分器相连接的切换器，并配置成从划分的和第二划分信号中选择一个。
16.根据权利要求13的信号产生器，其中时钟划分器和第二时钟划分器中的至少一个包括频率变换器。
17.根据权利要求16的信号产生器，其中至少一个频率变换器是混频器。
18.根据权利要求13的信号产生器，其中可调谐时钟产生器包括直接信号合成器。
19.根据权利要求13的信号产生器，其中至少一个直接数字合成器预配置成响应于接收时钟源信号而以预定频率输出各自的划分信号。
20.一种信号产生方法，所述方法包括接收指示频率的请求；基于所指示频率和时钟源信号的频率确定划分比率；产生对应于划分比率的控制信号；基于划分比率从一组滤波器中选择带通滤波器；基于控制信号以所指示频率产生具有主分量的输出信号；和利用所选择的带通滤波器对输出信号滤波以通过主分量。
21.根据权利要求20的信号产生方法，其中产生输出信号包括将控制字和基于时钟源信号的信号提供给直接数字合成器(DDS)。
22.根据权利要求20的信号产生方法，其中产生输出信号包括以至少为2但小于3的比率划分基于时钟源信号的信号。
23.根据权利要求20的信号产生方法，其中产生输出信号包括以2.5的比率划分基于时钟源信号的信号。
24.一种产生信号的方法，所述方法包括使用第一直接数字合成器(DDS)产生时钟信号；使用第二DDS产生基于时钟信号的信号，并且其具有的频率基本等于时钟信号的一半。
25.根据权利要求24的产生信号的方法，所述方法进一步包括将相位偏移值提供给第二DDS。
26.一种产生信号的方法，所述方法包括将第一信号提供给直接数字合成器(DDS)的时钟输入；使用DDS产生基于第一信号的输出信号，并且其具有的频率基本等于时钟信号的一半。
27.根据权利要求26的产生信号的方法，所述方法进一步包括将相位偏移值提供给DDS。
28.一种产生信号的方法，所述方法包括使用直接数字合成器(DDS)产生具有预期频率分量和乱真频率分量的输出信号；监控乱真频率分量的强度；和基于所述监控结果改变DDS的相位偏移值。
29.一种信号分析方法，所述方法包括将接收机调节到多个频率；和在多个频率的每一个频率，检测与接收信号强度相关的信息，其中所述的将接收机调节到多个频率包括产生本地振荡器信号，和改变本地振荡器信号的频率，其中所述产生本地振荡器信号包括基于时钟源信号和第一划分比率产生时钟信号，和基于时钟信号和第二划分比率产生划分信号，其中所述改变本地振荡器信号的频率包括改变时钟信号频率、第一划分比率和第二划分比率中的至少一个。
30.根据权利要求29的信号分析方法，所述方法进一步包括滤波基于第二划分比率的划分信号。
31.根据权利要求29的信号分析方法，其中所述调节接收器包括将射频输入信号和基于划分信号的信号混频。
32.根据权利要求29的信号分析方法，其中所述检测信息包括选择接收器的带宽并在该带宽内检测与接收信号强度相关的信息。
33.根据权利要求29的信号分析方法，其中所述检测信息包括检测接收信号的包络。
34.根据权利要求29的信号分析方法，其中所述信息基于接收信号的包络。
35.根据权利要求29的信号分析方法，所述方法进一步包括显示在多个频率中的每一个频率检测的信息。
36.根据权利要求29的信号分析方法，其中所述显示包括给出接收信号的强度和频率之间的关系的图形表示。
37.根据权利要求29的信号分析方法，所述方法进一步包括基于检测信息确定相位噪声的测量。
38.一种信号分析方法，包括以第一频率产生第一本地振荡器信号；基于第一本地振荡器信号和将被分析的信号得到第一中间频率信号；检测与将被分析的信号的至少一部分的强度相关的、基于第一中间频率信号的第一信息；以与第一频率不同的第二频率产生第二本地振荡器信号；基于第二本地振荡器信号和将被分析的信号得到第二中间频率信号；和检测与将被分析的信号的至少一部分的强度相关的、基于第二中间频率信号的第二信息；其中所述产生第一本地振荡器信号包括基于第一时钟源信号和第一划分比率产生第一时钟信号；和基于第一时钟信号和第二划分比率产生第一划分信号；其中所述产生第二本地振荡器信号包括基于第二时钟源信号和第三划分比率产生第二时钟信号；和基于第二时钟信号和第四划分比率产生第二划分信号。
39.根据权利要求38的信号分析方法，所述方法进一步包括基于第一和第二信息给出接收信号的强度和频率之间关系的图形表示。
40.根据权利要求38的信号分析方法，其中得到第一中间频率信号包括将第一本地振荡器信号和将被分析的信号混频。
41.一种信号分析器，包括包括本地振荡器的接收机；和与接收机的输出相连接的检测器，其中所述本地振荡器包括时钟产生器，包括配置成基于时钟源信号产生时钟信号的第一直接数字合成器，和时钟划分器，包括配置成基于时钟信号产生划分信号的第二直接数字合成器。
42.根据权利要求41的信号分析器，其中所述接收机包括频率变换器，其配置成输出基于射频输入信号和本地振荡器的输出的中间频率信号。
43.根据权利要求41的信号分析器，其中所述检测器包括包络检测器。
44.根据权利要求41的信号分析器，其中所述检测器配置成接收基于具有可调带宽的滤波器的输出的信号。
45.根据权利要求41的信号分析器，所述分析器进一步包括视频显示器，其配置成显示接收信号的强度和频率之间关系的图形表示。
46.一种调制方法，所述方法包括产生射频信号；用第一信息信号调制射频信号；用第二信息信号调制射频信号的正交形式；和基于调制射频信号和调制正交形式获得调制载波，其中所述产生射频信号包括基于时钟源信号和第一划分比率产生时钟信号；和基于时钟信号和第二划分比率产生划分信号。
47.一种解调方法，所述方法包括产生射频信号；将接收信号和射频信号混频；和将接收信号和射频信号的正交形式混频，其中所述产生射频信号包括基于时钟源信号和第一划分比率产生时钟信号；和基于时钟信号和第二划分比率产生划分信号。
48.根据权利要求47的解调方法，所述方法进一步包括应用基于接收信号一部分的信息以修正基于接收信号另一部分的相位值。
49.一种谱分析器，包括包括至少两个电性串连的直接数字合成器(DDS)的本地振荡器，所述DDS合成器的一个根据划分比率划分由另一个DDS产生的输出信号的频率，以便产生所述本地振荡器的输出信号，混频器电路，用于结合所述本地振荡器输出和被测试信号以产生表示所述测试信号在本地振荡器频率处的强度的中间频率信号。
50.一种谱分析器，包括用于产生可调谐输出信号的可调谐本地振荡器，所述本地振荡器包括参照DDS产生器，接收参照时钟信号并产生具有在时钟频率的所选片断频率的输出信号，多个第二DDS产生器，每个接收第一DDS的输出信号作为参照时钟信号并且每个预配置为产生与至少另一个所述第二DDS产生器的输出频率不同的输出频率，切换器，与所述第二DDS产生器相连接，用于响应于控制信号选择所述第二DDS产生器中一个的输出，和频率变换器，接收所述本地振荡器(LO)输出信号和射频(RF)信号，并基于所述LO信号和RF信号产生中间频率(IF)信号。
51.权利要求50的谱分析器，其中所述频率变换器包括混频器。
52.权利要求50的谱分析器，其中所述频率变换器包括乘法器。
53.权利要求50的谱分析器，其中所述频率变换器包括上变频器。
54.权利要求50的谱分析器，其中所述频率变换器包括下变频器。
55.一种信号产生器，包括参照DDS产生器，接收参照时钟信号并产生在时钟频率的所选片断频率的输出信号，多个第二DDS产生器，每个接收第一DDS的输出信号作为参照时钟信号并且每个预配置为产生与至少另一个所述第二DDS产生器的输出频率不同的输出频率，切换器，与所述第二DDS产生器相连接，用于响应于控制信号选择所述第二DDS产生器中一个的输出。
全文摘要
根据本发明的一个实施例的宽带信号产生器，包括可变频率源和直接数字合成器。还公开了本地振荡器，信号分析器，调制器，解调器，和其它包括一个或多个这种产生器的仪器。
文档编号G06F1/03GK1700590SQ20041008227
公开日2005年11月23日 申请日期2004年12月23日 优先权日2004年1月7日
发明者P·K·W·哈丁, D·S·哈代 申请人:水星计算机系统公司