专利名称：影像缩放装置与方法
技术领域：
本发明涉及一种影像处理装置，特别是涉及一种影像处理及缩放的影像缩放装置与方法。
背景技术：
由于目前的影像与视讯装置的解析度越来越精细、画质越来越佳，但是输入的影像却不一定具有如此高的解析度。因此，现今的影像与视讯装置皆具有将影像放大缩小的功能，使得影像或者视讯画面经处理后能符合显示装置的解析度。
请参阅图1所示，图1为现有习知的影像缩放装置的方块图。此现有习知的影像缩放装置包括线暂存器101、比例缩放器(scaler)105、与锁相回路110(phase-locked loop，PLL)。输入影像讯号利用输入时脉(inputclock，ICLK)的频率来输入影像，同样地，输出影像讯号利用输出时脉(output clock，OCLK)的频率来输出影像。此处的影像讯号传送一个个连续传递的讯框(frame)，这些讯框均由一条条的扫描线所构成，而每条扫描线是由许多个像素所组成。
现有习知的影像缩放装置内的锁相回路110是利用输入时脉以作为产生输出时脉的来源。为了维持输入影像讯号与输出影像讯号的同步传输缩放，因此，输入一个输入讯框的时间等同于产生一个输出讯框的时间，也就是输入讯框中每条扫描线具有的水平像素个数值×输入讯框的垂直扫描线个数值×输入时脉的周期＝输出讯框中每条扫描线具有的水平像素个数值×输出讯框的垂直扫描线个数值×输出时脉的周期。因此，锁相回路110即是利用此一比例关系作为将输入时脉转换为输出时脉的依据。
线暂存器101是依据输入时脉来暂存输入影像讯号中的输入影像资料，并且将暂存的输入影像资料传送到比例缩放器105。比例缩放器105利用输入影像资料与输出时脉以产生输出影像讯号。
如前述的锁相回路110，由于输出时脉的频率与输入时脉的频率有相对比例的关系，但输入时脉并非固定，因此若输入时脉的频率改变，也就是影像在快转、慢转等的状态时，输出时脉的频率便经由锁相回路110改变数值而变得十分不稳定，因而造成此时的影像显示状态不稳定或甚至不能显示出影像。
更由于锁相回路110内的实际的输出时脉的频率与输入时脉的频率的比率关系并非完全与理想状态相同，也就是锁相回路110的精确度有些许误差。此时输入影像讯号与输出影像讯号便不能够精确的同步显示影像，因而会产生过速(overrun)现象，过速现象指的是不能按照输入时脉频率传送来的影像讯号依序接收，而使输入影像讯号丢失，或者由于输出时脉频率过快而从线暂存器101中读取到旧的输入影像讯号，让显示影像产生严重的错误。
由此可见，上述现有的影像缩放装置与方法在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决影像缩放装置与方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有影像缩放装置与方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的影像缩放装置与方法，能够改进一般现有的影像缩放装置与方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的影像缩放装置存在的缺陷，而提供一种新型结构的影像缩放装置，所要解决的技术问题是使其可以使得影像在快转、慢转、慢动作等改变输入时脉速率状态时仍然可以稳定的显示影像，并解决锁相回路的精确度误差的问题，从而更加适于实用。
本发明的另一目的在于，克服现有的影像缩放方法存在的缺陷，而提供一种新的具固定时脉的影像缩放方法，所要解决的技术问题是使其可以使得影像在快转、慢转、慢动作等改变输入时脉速率状态时仍然可以稳定的显示影像，并解决锁相回路的精确度误差的问题，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种影像缩放装置，其包括一线暂存器，用以依据一输入影像讯号，获得并暂存一输入影像资料；一锁相回路，用以根据一预定时脉来产生一输出时脉；一误差计算电路，耦接于该锁相回路，用以依据该输入影像讯号以及该输出时脉，计算并输出一目前输出水平像素个数值；一输出同步产生器，耦接于该误差计算电路以及该锁相回路，用以依据该目前输出水平像素个数值，来计数该输出时脉，以产生一输出水平同步讯号；以及一比例缩放器，耦接于该线暂存器与该输出同步产生器，用以接收该线暂存器暂存的该输入影像资料以及该输出水平同步讯号，来同步调整缩放该输入影像资料，而产生一输出影像讯号。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的影像缩放装置，其中所述误差计算电路包括一误差计算器，用以接收该输入影像讯号以及该输出时脉，将该输入影像讯号的一输入讯框周期时间除以该输出时脉的周期时间以取得一输出讯框像素个数值，将该输出讯框像素个数值除以该输出影像讯号的一输出垂直扫描线个数值以取得一平均输出水平像素个数值与一余数值，并且将该余数值除以该输出垂直扫描线个数值以取得一线误差值；以及一误差累加器，耦接于该误差计算器，用以接收并累加该线误差值以取得一误差累加值，当该误差累加值大于等于一预定调整值时，将该平均输出水平像素个数值加上该预定调整值以获得该目前输出水平像素个数值，并将该误差累加值减去该预定调整值。
前述的影像缩放装置，其中所述的误差计算器包括一计数器，用以将该输入影像讯号的该输入讯框周期时间除以该输出时脉的周期时间以取得该输出讯框像素个数值；以及一除法器，耦接于该计数器，用以将该输出讯框像素个数值除以该输出影像讯号的该输出垂直扫描线个数值以取得该平均输出水平像素个数值与该余数值，并且将该余数值除以该输出垂直扫描线个数值以取得该线误差值。
前述的影像缩放装置，其中所述的平均输出水平像素个数值包含一输出水平有效像素个数值以及一输出水平空白像素个数值，其中，当该误差累加值大于等于该预定调整值时，将该预定调整值增加至该输出水平空白像素个数值中。
前述的影像缩放装置，其中所述的预定时脉是利用一晶体振荡器而得。
前述的影像缩放装置，其中所述的比例缩放器转换缩放该输入影像资料以得该输出影像讯号是利用双线演算法(bi-linear algorithm)与双立方演算法(bi-cubic algorithm)二者之任一。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种影像缩放装置，其包括一线暂存器，用以依据一输入影像讯号，获得并暂存一输入影像资料；一锁相回路，用以根据一预定时脉来产生一输出时脉；一同步计算电路，耦接于该锁相回路，用以依据该输入影像讯号以及该输出时脉，以产生一输出水平同步讯号；以及一比例缩放器，耦接于该线暂存器与该同步计算电路，用以接收该线暂存器暂存的该输入影像资料以及该输出水平同步讯号，来同步调整缩放该输入影像资料，而产生一输出影像讯号。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述影像缩放装置，其中所述同步计算电路包括一误差计算器，用以接收该输入影像讯号以及该输出时脉，将该输入影像讯号的一输入讯框周期时间除以该输出时脉的周期时间以取得一输出讯框像素个数值，将该输出讯框像素个数值除以该输入影像讯号的一输出垂直扫描线个数值以取得一平均输出水平像素个数值与一余数值，并且将该余数值除以该输出垂直扫描线个数值以取得一线误差值；一误差累加器，耦接于该计算累加器，用以接收并累加该线误差值以取得一误差累加值，当该误差累加值大于等于一预定调整值时，输出一误差调整讯号，并将该误差累加值减去该预定调整值；以及一输出同步产生器，耦接于该误差累加器与该锁相回路，用以接收该平均输出水平像素个数值与该误差调整讯号而产生该输出水平同步讯号。
前述的影像缩放装置，其中所述的误差计算器包括一计数器，用以将该输入影像讯号的该输入讯框周期时间除以该输出时脉的周期时间以取得该输出讯框像素个数值；以及一除法器，耦接于该计数器，用以将该输出讯框像素个数值除以该输出影像讯号的该输出垂直扫描线个数值以取得该平均输出水平像素个数值与该余数值，并且将该余数值除以该输出垂直扫描线个数值以取得该线误差值。
前述的影像缩放装置，其中所述的输出同步产生器所接收的该误差调整讯号致能(enable)时，将该平均输出水平像素个数值加上该预定调整值以获得一目前水平像素个数值，并依据该目前平均输出水平像素个数值，来计数该输出时脉，以产生该输出水平同步讯号。
前述的影像缩放装置，其中所述的平均输出水平像素个数值包含一输出水平有效像素个数值以及一输出水平空白像素个数值，其中，当该误差调整讯号致能时，将该预定调整值增加至该输出水平空白像素个数值中。
前述的影像缩放装置，其中所述的预定时脉是利用一晶体振荡器而得。
前述的影像缩放装置，其中所述的比例缩放器同步转换缩放该输入影像资料以得该输出影像讯号是利用双线演算法(bi-linear algorithm)与双立方演算法(bi-cubic algorithm)二者之任一。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种影像缩放方法，其包括以下步骤暂存一输入影像讯号中的一输入影像资料；依据一预定时脉以产生一输出时脉；依据该输入影像讯号与该输出时脉来计算并同步调整缩放该输入影像资料的解析度以产生一输出影像讯号。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的影像缩放方法，其中所述的依据该输入影像讯号与该输出时脉来计算并同步调整缩放该输入影像讯号的解析度，包括下列步骤将该输入影像讯号的一输入讯框周期时间除以该输出时脉的周期时间以取得一输出讯框像素个数值；将该输出讯框像素个数值除以该输出影像讯号的一输出垂直扫描线个数以取得一平均输出水平像素个数值以及一余数；将该余数除以该输出垂直扫描线个数，以取得一线误差值；累加该线误差值以取得一误差累加值，当该误差累加值大于等于一预定调整值时，将该平均输出水平像素个数值加上该预定累加值以获得一目前输出水平像素个数值，并将该误差累加值减去该预定调整值；以及依据该目前输出水平像素个数值，来计数该输出时脉，以同步调整缩放该输入显示资料的解析度。
前述的影像缩放方法，其中所述的预定时脉是利用一晶体振荡器而得。
前述的影像缩放方法，其中同步转换缩放该输入影像资料以得该输出影像讯号是利用双线演算法(bi-linear algorithm)与双立方演算法(bi-cubic algorithm)二者之任一。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提出一种影像缩放装置，用以同步调整缩放输入影像讯号，此装置包括线暂存器、锁相回路、误差计算电路、输出同步产生器、以及比例缩放器。线暂存器依据输入影像讯号来获得并暂存一输入影像资料。锁相回路根据预定时脉来产生输出时脉。而误差计算电路与锁相回路相接，是依据输入影像讯号以及输出时脉来计算并输出目前输出水平像素个数值。
上述的输出同步产生器与误差计算电路以及锁相回路相接，并根据目前输出水平像素个数值来计数输出时脉，以产生输出水平同步讯号。比例缩放器，则接收线暂存器暂存的输入影像资料以及输出水平同步讯号，来同步调整缩放输入影像资料，而产生输出影像讯号。
依照本发明的较佳实施例所述的影像缩放装置，其中误差计算电路包括误差计算器以及误差累加器。上述的误差计算器接收输入影像讯号以及输出时脉，将输入影像讯号的输入讯框周期时间除以输出时脉的周期时间以取得输出讯框像素个数值，将上述的输出讯框像素个数值除以上述的输出影像讯号的输出垂直扫描线个数值以取得平均输出水平像素个数值与余数值，并且将此余数值除以上述的输出垂直扫描线个数值以取得线误差值。
上述的误差累加器与误差计算器相接，用以接收并累加上述的线误差值以取得误差累加值，当此误差累加值大于等于一个预定调整值时，则将上述的平均输出水平像素个数值加上此预定调整值以获得上述的目前输出水平像素个数值，并将上述的误差累加值减去此预定调整值。
本发明再提出一种影像缩放装置，此装置包括线暂存器、锁相回路、同步计算电路、与比例缩放器。线暂存器依据输入影像讯号来获得并暂存输入影像资料。锁相回路是根据预定时脉来产生输出时脉。同步计算电路，包括误差计算电路与输出同步产生器，是依据输入影像讯号以及输出时脉，以产生输出水平同步讯号。
上述的比例缩放器与线暂存器以及同步计算电路相接，用以接收线暂存器暂存的输入影像资料以及上述的输出水平同步讯号，以同步调整缩放输入影像资料，而产生输出影像讯号。
本发明另外提出一种影像缩放方法，首先是暂存输入影像讯号中的输入影像资料。其次，依据预定时脉以产生输出时脉。最后，依据输入影像讯号与输出时脉来计算并同步调整缩放此输入影像资料的解析度，以产生输出影像讯号。
依照本发明的较佳实施例所述的影像缩放方法，上述的依据输入影像讯号与输出时脉来计算并同步调整缩放输入影像讯号的解析度，首先将输入影像讯号的输入讯框周期时间除以输出时脉的周期时间以取得输出讯框像素个数值。将输出讯框像素个数值除以输出影像讯号的输出垂直扫描线个数以取得平均输出水平像素个数值以及余数。
将上述余数除以上述的输出垂直扫描线个数，以取得一个线误差值。将上述的线误差值累加以取得一个误差累加值，当此误差累加值大于等于一个预定调整值时，便将平均输出水平像素个数值加上上述的预定累加值以获得目前输出水平像素个数值，并将上述误差累加值减去此预定调整值。最后，依据目前输出水平像素个数值，来计数上述的输出时脉，以同步调整缩此输入显示资料的解析度。
经由上述可知，本发明是关于一种影像缩放装置与方法，该影像缩放装置，包括线暂存器、锁相回路(phase-locked loop，PLL)、误差计算电路、输出同步产生器、与比例缩放器(scaler)。线暂存器暂存输入影像讯号。锁相回路根据预定时脉以产生输出时脉。误差计算电路与输出同步产生器依据输入影像讯号以及输出时脉产生输出水平同步讯号。比例缩放器依据输出水平同步讯号以同步缩放输入影像讯号。
借由上述技术方案，本发明影像缩放装置与方法至少具有下列优点本发明因具有一个预定时脉作为产生输出时脉的依据，而输出时脉并不随着输入时脉的变动而跟着等比例改变，因此影像在快转、慢转、慢动作等改变输入时脉速率状态时仍然可以稳定的显示影像。并且利用同步计算电路依照输入影像讯号与输出时脉计算出的输出水平同步讯号给予比例缩放器，使得输入影像讯号与输出影像讯号能够正确的同步转换缩放，因此解决了锁相回路的精确度误差的问题。
综上所述，本发明特殊结构的影像缩放装置，可以使得影像在快转、慢转、慢动作等改变输入时脉速率状态时仍然可以稳定的显示影像，并解决锁相回路的精确度误差的问题。本发明特殊的具固定时脉的影像缩放方法，以使得影像在快转、慢转、慢动作等改变输入时脉速率状态时仍然可以稳定的显示影像，并解决锁相回路的精确度误差的问题。其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的影像缩放装置与方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举一较佳实施例，并配合附图，详细说明如下。
图1是现有习知的影像缩放装置的方块图。
图2是本发明一较佳实施例所绘示的一种影像缩放装置的方块图。
图3是本发明一较佳实施例所绘示的一种影像缩放装置内的误差计算器的方块图。
图4是本发明一较佳实施例所绘示的影像缩放方法的概念图。
图5是本发明一较佳实施例所绘示的影像缩放方法的时序概念图。
图6是说明本发明一较佳实施例所绘示的比例缩放器动作的时序图。
101、201线暂存器105、205比例缩放器(scaler)110、210锁相回路(phase-locked loop，PLL)215同步计算电路 220误差计算电路225误差计算器 226计数器(counter)227除法器(division) 228误差累加器230输出同步产生器 410输入讯框420输出讯框具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的影像缩放装置与方法其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。
本发明是利用一参考的预定时脉来产生输出时脉，使得输出时脉不随输入时脉的变动而改变，并利用误差计算电路以及输入影像讯号、输出时脉、与输出讯框的垂直扫描线个数值来调整输入影像讯号与输出影像讯号的同步转换缩放，以解决锁相回路的精确度误差产生的过速(overrun)现象，或是解决读取到旧的输入影像资料而使输出影像讯号产生严重的错误的问题。
在此列举一较佳实施例以说明本发明。请参阅图2所示，是依照本发明一较佳实施例所绘示的一种影像缩放装置的方块图。影像缩放装置包括线暂存器201、比例缩放器(scaler)205、锁相回路210、以及同步计算电路215。其中，同步计算电路215包括误差计算电路220与输出同步产生器230。
锁相回路210在本发明中是接收一个参考的预定时脉以作为产生输出时脉的依据。因此，在本实施例中即利用一个独立的晶体(crystal)振荡器所产生的时脉作为此预定时脉，在此称之为晶体时脉(crystal clock)。由于此晶体时脉的频率相当的稳定，几乎为固定值，因此经由锁相回路210后所产生的输出时脉也是十分稳定，不会随着输入时脉的频率变动而改变。
线暂存器201用以依照输入时脉来接收输入影像讯号内的输入影像资料。同步计算电路215则是利用输入影像讯号、稳定的输出时脉、与输出讯框的垂直扫描线个数值来作运算以产生输出水平同步讯号。比例缩放器205便依照此输出水平同步讯号将输入影像讯号与输出影像讯号同步转换缩放。
为更详细说明此影像缩放方法及原理，特此多加描述如下。请参阅图3及图4所示，图3是为图2的误差计算器225的方块图，图4是依照本发明一较佳实施例所绘示的影像缩放方法的概念图。在本实施例中，见图4，输入影像讯号的输入讯框410的解析度为640×480，也就是每个输入讯框410皆具有480条扫描线，每一条扫描线是由640个像素所组成。而输出影像讯号的输出讯框420的解析度为960×720，也就是每个输出讯框420皆具有720条扫描线，每条扫描线具有960个像素，以此数据作为实施例来详细说明此影像缩放方法，熟习此艺者应可加以推广。
请同时参阅图2、图3、与图4所示，误差计算电路220中包括误差计算器225以及误差累加器228。图3中，误差计算器225内的计数器226接收输入影像讯号，以计数出输入讯框410的周期时间的长短，并且将此周期时间除以输出时脉的周期时间，以求得一个输出讯框像素个数值。此输出讯框像素个数值是寻求输入影像与输出影像的同步传输缩放而求取的，也就是如下所示的等式所表现的含意640(输入讯框410每条扫描线的水平像素个数值)×480(输入讯框410的垂直扫描线个数值)×输入时脉的周期＝输入讯框的周期时间＝760520(输出讯框像素个数值)×输出时脉的周期＝输出讯框的周期时间。
换句话说，以一个输出时脉的周期时间为单位，将输入讯框410的周期时间分成多个单位，让每一个单位皆可以让输出讯框420中的一个像素的资料输出，以达成影像缩放的目的。本实施例中此值为760520。为了更简易说明本发明的操作原理，此输出讯框像素个数值与从此值衍生出的各个数值均以输出时脉频率为单位，而此输出讯框像素个数值与从此值衍生出来的各个数值均代表的是一段时间。
误差计算器225内的除法器(division)227接收此输出讯框像素个数值，并且将此值除以已知的输出讯框420的垂直扫描线个数值(在本实施例中此值为720)，以得到一个平均输出水平像素个数值为1056，以及一个余数值为200。760520＝(1056×720+200)。此处的平均输出水平像素个数值1056即为输出讯框420中每条扫描线的水平像素个数，此平均输出水平像素个数值当中包含了输出水平有效像素个数值以及输出水平空白(blanking)像素个数值。
其中，输出水平有效像素个数值即为输出讯框中每条扫描线的有效像素个数，在本实施例中此值为960。而输出水平空白像素个数值即为调整同步的无输出像素讯号的多余时间，本实施例将此多余时间增加到比例缩放器205的的空白区域(blanking area)中，此空白区域指的是，虽然比例缩放器205在运作，但并无产生输出讯框420的资料的时间，在本实施例中此空白像素个数值为1056-960＝96。
余数200则是不足以增加输出讯框420的每条扫描线的输出水平像素个数值而多余出来的时间，为了达到输入讯框410与输出讯框420的同步转换缩放，就必须找出此余数200对每条扫描线产生的线误差值，并且累加此线误差值，而当累积到一定程度时，便增加比例缩放器205的空白区域。
因此，除法器227将此余数200除以输出讯框420的垂直扫描线个数720而产生一个线误差值，在本实施例中此值为(200/720)。误差累加器228依照输出时脉来接收并且累加此线误差值而成为一个误差累加值，当此误差累加值大于等于一个预定调整值时，则增加比例缩放器205的空白区域的长度，并将误差累加值减去预定调整值以重复上述动作。
在本实施例中，每次输出一条扫描线，也就是每次输出水平同步讯号致能(enable)时，则误差累加器228便将误差值(200/720)累加成为误差累加值，当此误差累加值大于等于1(此1为本实施例的预定调整值)时，便产生一个误差调整讯号，让输出同步产生器230将除法器227产生的平均输出水平像素个数值加1(此1为本实施例的预定调整值)，此处的1是加在平均输出水平像素个数值内的输出水平空白像素个数值中。因此，在图4的输出讯框420的第4条扫描线处，误差累加器228内的误差累加值已经累加成为(200/720)×4＝(800/720)，此值已大于等于1，因而产生一个误差调整讯号给予输出同步产生器230，并且将误差累加值减去预定调整值1，(800/720)-1＝80/720，所得到剩余的误差累加值便继续重复此步骤，以持续调整输入讯框410与输出讯框420的同步转换缩放的误差。
输出同步产生器230接收平均输出水平像素个数值及误差调整讯号，若误差调整讯号致能时，则输出同步产生器230便将平均输出水平像素个数值1056内的输出水平空白像素个数值96加上上述的预定累加值1，并且依据增加后的此平均输出水平像素个数值(1056+1＝1057)来产生输出水平同步讯号，以便于增加比例缩放器205的空白区域。
除上述实施例所述的在输出同步产生器230中增加平均输出水平像素个数值以外，也可以当误差累加值大于一预定调整值时，在误差计算电路220中的误差累加器228内，直接将平均输出水平像素个数值增加一个误差调整值，并将此已增加的平均输出水平像素个数值传送给予输出同步产生器230，其他动作与上述实施例相同，如此的话便不需要产生一个误差调整讯号给予输出同步产生器230，仅需传送已增加的目前平均输出水平像素个数值即可。
在此特别说明解释比例缩放器205中的空白区域与其时序关系。图6为说明本发明一较佳实施例所绘示的比例缩放器动作的时序图。请参阅图6所示，其中的输出水平同步讯号是为输出同步产生器230所产生，用以控制比例缩放器205的动作。每当此讯号致能时，便是更换为另一条扫描线以同步转换缩放影像讯号。此处的资料有效(data valid)讯号中的主动区域(active area)是指的是，在此时间区域中所转换缩放的影像讯号才会有效的产生输出影像讯号，因此于本实施例的目前输出水平像素个数值中的输出水平有效像素个数值共960个均必须在此主动区域运算并输出完成。而空白区域(blanking area)原本指的是输出水平同步讯号与资料有效讯号依序致能时中间所具有的保留时间，让两者不至于同时致能，因此此空白区域的时间并不长，但会存在于主动区域的前方以及后方。在此实施例中的目前输出水平像素个数值内的输出水平空白像素个数值共96或97个的调整时间加在空白区域内，以便于调整输入讯框跟输出讯框的同步缩放。
请参阅图5所示，是依照本发明一较佳实施例所绘示的影像缩放方法的时序概念图。比例缩放器205在本实施例中采用的影像转换方法为双线演算法(bi-linear algorithm)，即是每一条输出讯框的扫描线是利用两条输入讯框的扫描线来求得，以同步转换缩放此输入影像资料。虽然本实施例使用的是双线演算法，但并不足以限定本发明，其他作为缩放影像的演算法，例如双立方演算法(bi-cubic algorithm)等等，都在本发明的保护范围之内。
请同时参阅图2、图4与图5所示，输入讯框410的扫描线标号即为扫描线依序输入至线暂存器201的顺序。本实施例中的线暂存器201本身仅能暂存四条输入影像的扫描线，因此也给予标号以区分为4块区域，以便于查验是否有输入讯框410的扫描线与输出讯框420的扫描线同时写入并读取同一标号的线暂存器201的区域。输出讯框420的扫描线标号即为扫描线依序输出的顺序。此图的横轴为一时间轴，因此此图可看出同一时间输入影像讯号与输出影像讯号的传输状态，而本实施例中为了易于了解，各个时间线段的长度以较为夸张的方法表示。
由图5中可看出，下半部分的图中所标示的左斜线密度较淡区域即为误差计算器225产生的平均输出水平像素个数值内的输出水平空白像素个数值所产生的空白区域，而右斜线密度较深区域即为当误差累加器228将误差调整讯号致能(enable)时所增加的空白区域，白色区域即为误差计算器225产生的平均输出水平像素个数值内的输出水平有效像素个数值所产生的主动区域。读取线暂存器标号与写入线暂存器标号两者并没有出现在同一时间点上，因此没有过速(overrun)情形，也并没有读取到旧有的显示影像讯号，也表示着输入影像讯号与输出影像讯号正在同步转换缩放。
综上所述，本发明因具有一个预定时脉作为产生输出时脉讯号的依据，而输出时脉讯号并未随着输入时脉讯号的变动而改变，因此影像在快转、慢转、慢动作等改变输入时脉速率状态时仍然可以稳定的显示影像。并且利用误差计算电路所计算出的误差讯号给予比例缩放器，使得输入影像讯号与输出影像讯号能够同步转换缩放，因此解决了锁相回路的精确度误差的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种影像缩放装置，其特征在于其包括一线暂存器，用以依据一输入影像讯号，获得并暂存一输入影像资料；一锁相回路，用以根据一预定时脉来产生一输出时脉；一误差计算电路，耦接于该锁相回路，用以依据该输入影像讯号以及该输出时脉，计算并输出一目前输出水平像素个数值；一输出同步产生器，耦接于该误差计算电路以及该锁相回路，用以依据该目前输出水平像素个数值，来计数该输出时脉，以产生一输出水平同步讯号；以及一比例缩放器，耦接于该线暂存器与该输出同步产生器，用以接收该线暂存器暂存的该输入影像资料以及该输出水平同步讯号，来同步调整缩放该输入影像资料，而产生一输出影像讯号。
2.根据权利要求1所述的影像缩放装置，其特征在于其中所述的误差计算电路包括一误差计算器，用以接收该输入影像讯号以及该输出时脉，将该输入影像讯号的一输入讯框周期时间除以该输出时脉的周期时间以取得一输出讯框像素个数值，将该输出讯框像素个数值除以该输出影像讯号的一输出垂直扫描线个数值以取得一平均输出水平像素个数值与一余数值，并且将该余数值除以该输出垂直扫描线个数值以取得一线误差值；以及一误差累加器，耦接于该误差计算器，用以接收并累加该线误差值以取得一误差累加值，当该误差累加值大于等于一预定调整值时，将该平均输出水平像素个数值加上该预定调整值以获得该目前输出水平像素个数值，并将该误差累加值减去该预定调整值。
3.根据权利要求2所述的影像缩放装置，其特征在于其中所述的误差计算器包括一计数器，用以将该输入影像讯号的该输入讯框周期时间除以该输出时脉的周期时间以取得该输出讯框像素个数值；以及一除法器，耦接于该计数器，用以将该输出讯框像素个数值除以该输出影像讯号的该输出垂直扫描线个数值以取得该平均输出水平像素个数值与该余数值，并且将该余数值除以该输出垂直扫描线个数值以取得该线误差值。
4.根据权利要求2所述的影像缩放装置，其特征在于其中所述的平均输出水平像素个数值包含一输出水平有效像素个数值以及一输出水平空白像素个数值，其中，当该误差累加值大于等于该预定调整值时，将该预定调整值增加至该输出水平空白像素个数值中。
5.根据权利要求1所述的影像缩放装置，其特征在于其中所述的预定时脉是利用一晶体振荡器而得。
6.根据权利要求1所述的影像缩放装置，其特征在于其中所述的比例缩放器转换缩放该输入影像资料以得该输出影像讯号是利用双线演算法(bi-linear algorithm)与双立方演算法(bi-cubic algorithm)二者之任一。
7.一种影像缩放装置，其特征在于其包括一线暂存器，用以依据一输入影像讯号，获得并暂存一输入影像资料；一锁相回路，用以根据一预定时脉来产生一输出时脉；一同步计算电路，耦接于该锁相回路，用以依据该输入影像讯号以及该输出时脉，以产生一输出水平同步讯号；以及一比例缩放器，耦接于该线暂存器与该同步计算电路，用以接收该线暂存器暂存的该输入影像资料以及该输出水平同步讯号，来同步调整缩放该输入影像资料，而产生一输出影像讯号。
8.根据权利要求7所述的影像缩放装置，其特征在于其中所述的同步计算电路包括一误差计算器，用以接收该输入影像讯号以及该输出时脉，将该输入影像讯号的一输入讯框周期时间除以该输出时脉的周期时间以取得一输出讯框像素个数值，将该输出讯框像素个数值除以该输入影像讯号的一输出垂直扫描线个数值以取得一平均输出水平像素个数值与一余数值，并且将该余数值除以该输出垂直扫描线个数值以取得一线误差值；一误差累加器，耦接于该计算累加器，用以接收并累加该线误差值以取得一误差累加值，当该误差累加值大于等于一预定调整值时，输出一误差调整讯号，并将该误差累加值减去该预定调整值；以及一输出同步产生器，耦接于该误差累加器与该锁相回路，用以接收该平均输出水平像素个数值与该误差调整讯号而产生该输出水平同步讯号。
9.根据权利要求8所述的影像缩放装置，其特征在于其中所述的误差计算器包括一计数器，用以将该输入影像讯号的该输入讯框周期时间除以该输出时脉的周期时间以取得该输出讯框像素个数值；以及一除法器，耦接于该计数器，用以将该输出讯框像素个数值除以该输出影像讯号的该输出垂直扫描线个数值以取得该平均输出水平像素个数值与该余数值，并且将该余数值除以该输出垂直扫描线个数值以取得该线误差值。
10.根据权利要求8所述的影像缩放装置，其特征在于其中所述的输出同步产生器所接收的该误差调整讯号致能(enable)时，将该平均输出水平像素个数值加上该预定调整值以获得一目前水平像素个数值，并依据该目前平均输出水平像素个数值，来计数该输出时脉，以产生该输出水平同步讯号。
11.根据权利要求10所述的影像缩放装置，其特征在于其中所述的平均输出水平像素个数值包含一输出水平有效像素个数值以及一输出水平空白像素个数值，其中，当该误差调整讯号致能时，将该预定调整值增加至该输出水平空白像素个数值中。
12.根据权利要求7所述的影像缩放装置，其特征在于其中所述的预定时脉是利用一晶体振荡器而得。
13.根据权利要求7所述的影像缩放装置，其特征在于其中所述的比例缩放器同步转换缩放该输入影像资料以得该输出影像讯号是利用双线演算法(bi-linear algorithm)与双立方演算法(bi-cubic algorithm)二者之任一。
14.一种影像缩放方法，其特征在于其包括以下步骤暂存一输入影像讯号中的一输入影像资料；依据一预定时脉以产生一输出时脉；依据该输入影像讯号与该输出时脉来计算并同步调整缩放该输入影像资料的解析度以产生一输出影像讯号。
15.根据权利要求14所述的影像缩放方法，其特征在于其中所述的依据该输入影像讯号与该输出时脉来计算并同步调整缩放该输入影像讯号的解析度，包括下列步骤将该输入影像讯号的一输入讯框周期时间除以该输出时脉的周期时间以取得一输出讯框像素个数值；将该输出讯框像素个数值除以该输出影像讯号的一输出垂直扫描线个数以取得一平均输出水平像素个数值以及一余数；将该余数除以该输出垂直扫描线个数，以取得一线误差值；累加该线误差值以取得一误差累加值，当该误差累加值大于等于一预定调整值时，将该平均输出水平像素个数值加上该预定累加值以获得一目前输出水平像素个数值，并将该误差累加值减去该预定调整值；以及依据该目前输出水平像素个数值，来计数该输出时脉，以同步调整缩放该输入显示资料的解析度。
16.根据权利要求14所述的影像缩放方法，其特征在于其中所述的预定时脉是利用一晶体振荡器而得。
17.根据权利要求14所述的影像缩放方法，其特征在于其中同步转换缩放该输入影像资料以得该输出影像讯号是利用双线演算法(bi-linearalgorithm)与双立方演算法(bi-cubic algorithm)二者之任一。
全文摘要
本发明是关于一种影像缩放装置与方法，该影像缩放装置，包括线暂存器、锁相回路(phase－locked loop，PLL)、误差计算电路、输出同步产生器、与比例缩放器(scaler)。线暂存器暂存输入影像讯号。锁相回路根据预定时脉以产生输出时脉。误差计算电路与输出同步产生器依据输入影像讯号以及输出时脉产生输出水平同步讯号。比例缩放器依据输出水平同步讯号以同步缩放输入影像讯号。
文档编号G06T1/00GK1764236SQ200410084078
公开日2006年4月26日 申请日期2004年10月18日 优先权日2004年10月18日
发明者赵崑源, 吕志明, 陈昶燊 申请人:凌阳科技股份有限公司