专利名称：确定掩模布局中改善的辅助特征配置的方法和装置的制作方法
技术领域：
本发明涉及半导体制造技术。更具体地说，本发明涉及利用一种处理灵敏度模型来确定掩模布局(mask layout)中改善的辅助特征(assist feature)配置的方法和装置。
背景技术：
近年来在半导体集成度方面的急速发展之所以成为可能，基本上是由于半导体制造技术的相应提高造成的。
一种这样的半导体制造技术涉及在掩模布局中放置辅助特征。请注意，辅助特征可以是印制的(例如超级分辨率(super-resolution)辅助特征)或者是非印制的(例如亚分辨率辅助特征)。在这两种情况下，辅助特征都是要改善将在晶片上印制的掩模布局的图案的焦深。
用于放置辅助特征的现有技术通常所使用的设计规则是基于特征宽度和间隔参数的组合来放置辅助特征，并确定辅助特征的尺寸。请注意，这些技术的目的并不在于优化辅助特征的长度，从而改善2D特征的焦深。
此外，基于规则的方案可能导致辅助特征的放置和/或尺寸错误或不是最优的。另外，巨大的复杂布局可能要求大量的设计规则，但这可能是非常难以管理的。而且，设计规则可能限制过多，从而使设计者不能实现最佳的器件性能。
此外，基于设计规则的技术通常适于改善图案中1D区域的可制造性(manufacturability)。因此，基于规则的技术一般不能有效改善图案中2D区域的焦深。
因此，需要一种确定掩模布局中辅助特征的位置和尺寸、但没有上述问题的方法和装置。
发明内容
本发明的一个实施例提供了一种系统，该系统确定了在一个未校正或已校正的掩模布局中一个或多个辅助特征的位置和尺寸。在操作中，所述系统接收一个掩模布局。随后，所述系统创建一组候选辅助特征配置，该组候选辅助特征配置在掩模布局中指定了一个或多个辅助特征的位置和尺寸。此后，所述系统利用这组候选辅助特征配置以及一个处理灵敏度模型来确定改善的辅助特征配置，该处理灵敏度模型可用一个包含处理灵敏度信息的多维函数来表示。请注意，基于改善的辅助特征配置在掩模布局中放置辅助特征，可改善该掩模布局的可制造性。而且，用处理灵敏度模型来确定改善的辅助特征配置可减少在掩模布局中确定改善的辅助特征配置所需的计算时间。
在上述实施例的一个变化方案中，所述系统通过以下步骤来确定改善辅助特征的配置在掩模布局中选择一组估算点；针对这组候选辅助特征配置，计算在该组估算点处的工艺偏差值；基于所述工艺偏差值，将一优化问题用公式表达，从而使该优化问题的一个解与一辅助特征配置有关；计算所述优化问题的一基本上最优的解；且基于优化问题的基本上最优的解，确定所述改善的辅助特征配置。请注意所述系统可通过以下步骤计算工艺偏差值首先，基于得自这组候选辅助特征配置的一个辅助特征配置，在掩模布局中放置代表性辅助特征；且随后用多维函数卷积所述处理灵敏度模型，从而计算该组估算点处的工艺偏差值，该多维函数表示所述掩模布局(该掩模布局包含代表性辅助特征)。此外，在一个实施例中，优化问题的目标函数是与所述估算点处的工艺偏差值有关的变量的线性组合。
在此实施例的一变化方案中，所述系统可通过以下步骤计算处理灵敏度模型创建一对准目标工艺模型，该对准目标工艺模型模拟一种在标称工艺条件下的半导体制造工艺；创建一个或多个偏离目标工艺模型，所述偏离目标工艺模型模拟在不同于标称工艺条件的一个或多个工艺条件下的所述半导体制造工艺；及用所述对准目标工艺模型及所述一个或多个偏离目标工艺模型来计算所述处理灵敏度模型。请注意所述系统可通过计算对准目标工艺模型及一个或多个偏离目标工艺模型的线性组合，来计算处理灵敏度模型。而且请注意，所述半导体制造工艺可包括光刻、蚀刻、化学机械抛光(CMP)、沟槽填充、或标线(reticle)制造。
本发明的另一实施例提供了一种系统，该系统确定在一未校正或校正的掩模布局中的一个或多个辅助特征的尺寸。在操作中，该系统接收位于所述掩模布局的2D区域内的一组辅助特征。所述系统随后创建一组候选辅助特征配置，这组候选辅助特征配置指定该组辅助特征中的一个或多个辅助特征的尺寸。尔后，系统利用这组候选辅助特征配置，以及一个模拟一种或多种半导体制造工艺的工艺模型，确定一改善的辅助特征配置。请注意，基于改善的辅助特征配置来设定掩模布局中的辅助特征的尺寸，可改善该掩模布局的可制造性。此外，利用所述处理灵敏度模型来确定改善的辅助特征配置，可减少在该掩模布局中确定改善的辅助特征配置所需的计算时间。
图1根据本发明的一个实施例示出了集成电路设计和制造中的各种步骤。
图2根据本发明的一个实施例示出了在一个掩模布局中辅助特征的放置及尺寸。
图3根据本发明的一个实施例示出了利用设计规则的辅助特征的及尺寸。
图4A根据本发明的一个实施例示出了如何在掩模布局中放置辅助特征，从而改善可制造性。
图4B根据本发明的一个实施例示出了如何利用设计规则来削减辅助特征，从而消除相交区域。
图5A是一个2D函数的标绘图，该2D函数表示根据本发明一个实施例的一种对准目标(on-target)工艺模型。
图5B是一个2D函数的标绘图，该2D函数表示根据本发明一个实施例的一种偏离目标(off-target)工艺模型。
图5C是根据本发明一个实施例的一种处理灵敏度模型的标绘图。
图6是一个流程图，示出了根据本发明的一个实施例、用处理灵敏度模型来确定改善的辅助特征配置的过程。
图7A、图7B、图7C和图7D示出了根据本发明一个实施例的一组候选辅助特征配置。
图8根据本发明的一个实施例示出了如何将一个掩模布局划分成多个区域，从而能够将每个区域的独立优化问题用公式表示。
具体实施例方式
集成电路的设计和制造图1根据本发明的一个实施例示出了集成电路设计和制造中的各种步骤。该工艺开始于一个产品概念(步骤100)。随后，用一个集成电路来实现所述产品概念，该集成电路是用电子设计自动化(EDA)软件来设计的(步骤110)。一旦电路设计完成，随即进行原型制造(taped-out)(步骤140)。在原型制造之后，所述工艺执行制造(步骤150)、封装和组装(步骤160)。所述工艺最后以芯片的制造作为结束(步骤170)。
EDA软件设计步骤110又包括多个子步骤，即系统设计(步骤112)、逻辑设计和功能验证(步骤114)、测试的合成及设计(步骤116)、设计规划(步骤118)、网表验证(netlist verification)(步骤120)、物理实现(步骤122)、分析摘录(步骤124)、物理验证(步骤126)、分辨率增强(步骤128)，以及掩模数据准备(步骤130)。
可在上述一个或多个步骤中使用本发明。具体地说，可适当地修改Synopsys，Inc.推出的AFGen产品，以在一个掩模布局中确定辅助特征配置和/或尺寸。
工艺偏差半导体制造技术通常包括涉及复杂的物理和化学相互作用的多种工艺。这些复杂的物理和化学相互作用会导致工艺偏差，工艺偏差可导致实际集成电路的特性不同于预期特性。若这种差别过大，就会导致集成电路产量下降和/或性能下降等制造问题。
请注意，工艺偏差可能会由多种原因引起。例如在光刻过程中，心轴的转速变化可能导致抗蚀层的厚度产生变化，而这种变化会导致反射率变化，反射率的变化又会导致图案的图像产生不希望有的变化。类似地，烤盘——其被用于将溶剂排出晶片之外，并在光刻胶中形成图案——可能具有热点或冷点，这会导致关键尺寸(CD)产生变化。同样，在曝光过程中，固定晶片的卡盘可能含有会在晶片表面产生“隆起”的微粒，这种隆起能够在光刻时导致散焦。请注意，除了其它原因之外，散焦也会因为卡盘不水平、或透镜有像差、或晶片不完全平坦而产生。
将工艺偏差分为两类，即随机工艺偏差和系统工艺偏差，是有益的。请注意术语“焦深”通常是作为一个通用术语(catch all term)使用的，用于描述随机工艺偏差和系统工艺偏差的大小。随机工艺偏差是指那些目前未使用解析模型来建模的工艺偏差。另一方面，系统工艺偏差是指那些通常使用了解析模型来建模的工艺偏差。例如，轴速偏差通常被分类为随机工艺偏差，而图案倒角(pattern corner rounding)则以一种系统方式进行了补偿。请注意，研究人员一直试图通过建立模拟随机工艺偏差的新的解析模型，来将随机工艺偏差转换成系统工艺偏差。
制造问题为了在经济上可行，半导体制造工艺相对于工艺偏差必须是鲁棒的(robust)，也就是说，它必须能够接受足够大范围的工艺偏差。请注意，例如通过改善焦深来提高工艺的鲁棒性可直接导致节约成本。这是因为改善焦深减少了在设备的检查、检修、及维护上所耗费的时间，从而增大了所加工的晶片数量。此外，改善焦深能够增加产量。由于这些原因，改善焦深能够显著提高利润。
此外，改善焦深随着制造工艺转向更小尺寸而变得更加重要，因为固有焦深在此类工艺中更快地变小。具体地说，在超亚微米级(deepsubmicron)的尺寸上，即使使焦深的微小改善也能在制造成本方面节约数百万美元。
辅助特征通常在掩模布局中使用辅助特征来改善焦深。特别地，亚分辨率辅助特征(sub-resolution assist feature，RAF)在被应用到门结构及其它一维特征时已表明是特别有效的。为简明起见，本说明书中是在亚分辨率辅助特征的范围内来描述技术和系统的。但显然这些技术及系统能够方便地实施于其它类型的辅助特征，如超分辨率(super-resolution)辅助特征。下文中，除非另行说明，术语“辅助特征”指的是亚分辨率辅助特征。
图2根据本发明的一个实施例示出了在一掩模布局中的辅助特征的放置及尺寸。
线(line)202和204是掩模布局的一部分。请注意，线204包含复杂特征206。当布局包含复杂特征时，辅助特征的布置和/或尺寸设定更具有挑战性。例如，因为含有复杂特征206，就必须放置两个错开排列的辅助特征(AF)208和210，而不仅仅是一个辅助特征。有多个线、线间间距变化的布局是复杂布局的另一示例。
用于放置辅助特征的现有方法通常使基于特征宽度和间隔参数的组合来使用处理规则，所述处理规则指定了辅助特征的放置和尺寸。
图3根据本发明的一个实施例说明了使用处理规则进行的辅助特征的放置和尺寸设定。
线302、304、306及308是掩模布局的一部分。在基于规则的方案中，辅助特征(AF)318的放置/尺寸可能取决于多种因素，这些因素以规则表的形式而被组织起来。例如，可基于一个规则表来确定AF距离320，该规则表包含多个因子，如关键尺寸(CD)310、间距312、长度314、及间隙316。
图4A根据本发明的一个实施例示出了如何在掩模布局中放置辅助特征以改善可制造性。
例如，可在掩模布局中放置辅助特征(AF)404、406和408，从而改善图案402的可制造性。请注意，可能出现不希望有的相交区域410。这就是基于规则的方案为什么通常会削减辅助特征以消除这类相交区域的原因。
图4B根据本发明的一个实施例示出了如何使用设计规则来削减辅助特征，从而消除相交区域。
不幸的是，用处理规则来放置辅助特征可能导致辅助特征的放置和/或尺寸错误或成为次优的。此外，对于大而复杂的布局，规则表可能变得过大而不实用。
处理灵敏度模型根据一种衡量标准，半导体制造的主要目的之一是要取得在掩模布局上一点的所有工艺偏差信息。若该目的能够实现，就可通过适当地放置辅助特征来减少工艺偏差，从而改善掩模布局的可制造性。例如，若设计者知道一个线端(line-end)对工艺偏差高度敏感，并很可能在制造时退后40nm，那么他就能够利用此信息来增加或调整辅助特征以解决这种制造问题。
另外非常重要的是，应标识出这些问题区域而不必进行大量计算。请注意，可以通过分别仿真各种工艺条件，并通过比较所得图像，从而确定能够导致可制造性问题的区域，来标识问题区域。遗憾的是，此方案可能要求大量计算时间，因为它涉及运行多个复杂的仿真模型。
可替代的是，需要有一种处理灵敏度(process-sensitivity)模型，该模型能够迅速地在一个可使用的工艺窗口内告诉我们，某个辅助特征是否将会改善结构的稳定性。请注意，确定一个结构的稳定与否取决于层的类型。例如在一个金属层中，只要CD偏差不会引起电路短路或开路，那么即使是较大的CD偏差也可能是可接受的。反之在一个多晶硅层中，即使是非常小的CD变量都可能是不可接受的。
在一个实施例中，所述系统可通过首先创建一个对准目标(on-target)工艺模型来计算所述的处理灵敏度模型，该对准目标工艺模型模拟了一种在标称工艺条件下的半导体制造工艺。请注意半导体加工技术可包括光刻技术、蚀刻、化学机械抛光(CMP)、沟槽填充，和/或其它技术、以及上述技术的组合。
其次，所述系统可创建一个或多个偏离目标(off-target)工艺模型，偏离目标工艺模型模拟在一个或多个工艺条件下的所述半导体制造工艺，其中上述一个或多个工艺条件不同于标称工艺条件。
具体地，可用多维函数来表示对准目标(或偏离目标)工艺模型。而且，对准目标(或偏离目标)工艺模型能够用一组基本函数进行近似。此外在一个实施例中，创建对准目标工艺模型涉及对一个解析模型进行拟合，以在标称工艺条件下对半导体制造工艺的数据进行处理。同样，创建一个或多个偏离目标工艺模型可能涉及对一个解析模型进行拟合，以在不同于标称工艺条件的工艺条件下对半导体制造工艺的数据进行处理。另外在一个实施例中，可通过以解析方式扰动对准目标工艺模型，来创建一个或多个偏离目标工艺模型。
图5A是一个2D函数的标绘图，该2D函数表示根据本发明一个实施例的一个对准目标工艺模型。
图5B是一个2D函数的标绘图，该2D函数表示根据本发明一个实施例的一个偏离目标工艺模型。
图5C是根据本发明一个实施例的处理灵敏度模型的标绘图。
请注意图5A和图5B所示2D函数分别表示在空间频率域中的对准目标和偏离目标工艺模型。而且请注意，在图5A、图5B及图5C中，X和Y轴表示空间频率分量(单位为每微米弧度)，而Z轴表示特定空间频率分量的大小。这些工艺模型也可用其它域(例如空间域)来表示。另外，这些工艺模型也可用其它坐标(例如极坐标)来表示。
具体地说，考虑光刻情况。令Pt代表一个对准目标工艺模型，即用Pt来模拟聚焦时的光刻工艺。此外，令Pd代表一个偏离目标工艺模型，例如用Pd来模拟散焦时的光刻工艺。现在，处理灵敏度模型Fp可计算如下Fp＝(Pt-Pd)/ΔPd，其中ΔPd是焦点偏移(focus offset)(以长度单位计)。
请注意在上例中，仅考虑了一个单一的偏离目标工艺模型。但可以有两个或更多个偏离目标工艺模型。通常，处理灵敏度模型Fp可按下式计算Fp=1n(1ΔP1(Pt-P1)+1ΔP2(Pt-P2)+...+1ΔPn(Pt-Pn)),]]>
其中，P1..n是偏离目标工艺模型，它们模拟任意的(例如非最优的)工艺条件；Pt是对准目标工艺模型，其模拟标称的(例如最优的)工艺条件；而ΔP1..n是标称工艺条件与任意(1...n)工艺条件之间的相应的工艺条件变化值。
例如，令Pt模拟聚焦时的光刻工艺。而且，令Pdn模拟负向散焦时的光刻工艺，负向散焦即透镜与晶片间的距离小于对准目标(on-target)距离。另外，令Pdp模拟正向散焦时的光刻工艺，正向散焦即透镜与晶片间的距离大对准目标距离。现在处理灵敏度模型Fp即可计算如下Fp=12((P0-Pdn)ΔPdn+(P0-Pdp)ΔPdp),]]>其中ΔPdn和ΔPdp是正向和负向焦点偏移(以长度单位计)。
请注意，(Pt-Pdn)/ΔPdn和(Pt-Pdp)/ΔPdp分别模拟负向和正向散焦期间的损失的图像特征。在上例中，通过将(Pt-Pdn)/ΔPdn和(Pt-Pdp)/ΔPdp相加，并除以2来计算处理灵敏度模型Fp，从而对该处理灵敏度模型进行归一化或规格化。(注意，在不进行归一化的情况下也可使用处理灵敏度模型)。
确定改善的辅助特征配置图6是一个流程图，说明了根据本发明的一个实施例、利用处理灵敏度模型来确定改善的辅助特征配置的工艺。
所述工艺通常开始于接收掩模布局(步骤602)。
请注意，可用一种或多种分辨率增强技术(RET)来修改掩模布局，从而改善其可制造性。我们用术语“未校正的”来表示未用RET修改过的掩模布局。另一方面，我们用术语“校正的”来表示已经用一种或多种RET修改过的掩模布局。请注意，尽管通常确定的是在未校正掩模布局中的辅助特征放置和/或尺寸，但这些方法和技术也可用于确定校正掩模布局中的辅助特征放置和/或尺寸。
所述系统随后创建一组候选辅助特征配置(步骤604)。请注意辅助特征配置指定了掩模布局中的一个或多个辅助特征的位置和尺寸。
例如，图7A、图7B、图7C及图7D示出了一组根据本发明一个实施例的候选辅助特征配置。
具体地，图7A所示的候选辅助特征配置指定了辅助特征704、706及708的位置和尺寸。类似地，图7B、图7C及图7D所示的辅助特征指定了不同位置和/或尺寸的其它候选辅助特征配置。
其后，所述系统用这组候选辅助特征配置及一个处理灵敏度模型来确定改善的辅助特征配置，其中该处理灵敏度模型可用一个包含处理灵敏度信息的多维函数来表示。
请注意在掩模布局中，基于改善的辅助特征配置来放置辅助特征改善了该掩模布局的可制造性。此外，用处理灵敏度模型来确定改善的辅助特征配置能够显著减少确定改善的辅助特征配置所需要的计算时间。这是因为处理灵敏度模型能够由单独一个包含处理灵敏度信息的多维函数来表示。请注意，在没有这样的处理灵敏度模型时，确定改善的辅助特征配置会涉及运行多个复杂的仿真模型，这会需要大量计算时间。
此外请注意，现有方案的主要目的是放置辅助特征，以改善掩模布局中的1D区域的加工性能。因此，这些方案不涉及设定辅助特征的尺寸，以改善掩模布局中2D区域的加工性能。与此相反，特别地，本发明的实施例能够被用来显著改善掩模布局中复杂2D区域的加工性能。
特别地，所述系统能够利用一个模拟一种或多种半导体制造工艺的工艺模型(例如光强模型)来确定改善的辅助特征配置。在操作中，所述系统可接收位于掩模布局的2D区域中的一组辅助特征。该系统可随后创建一组辅助特征配置，其中每个辅助特征配置指定该组辅助特征的一组不同尺寸。其次，对每个辅助特征配置，所述系统可使用工艺模型，在多个估算点处计算空间图像强度。系统随后利用这些强度值将优化问题用公式表达，其中该优化问题的解对应于一个有效的辅助特征配置。其后，所述系统对此优化问题确定一个基本上最优的解。随后，该系统基于所述基本上最优的解来确定改善的辅助特征配置。
注意，对本领域技术人员而言，这些技术和系统的许多修改和变化都是显而易见的。在以下说明中，仅描述用处理灵敏度模型来确定改善的辅助特征配置的实施例。但显然易于修改这些系统和技术，以便用某种工艺模型(而不是处理灵敏度模型)来确定基本上最优的辅助特征的尺寸。
现继续说明图6所示的流程图，系统随后首先在掩模布局中选择一组估算点来确定改善的辅助特征配置(步骤606)。例如，系统可选择如图7A所示的估算点A和B。
此后，系统可为这组候选辅助特征配置，计算在这组估算点处的工艺偏差值(步骤608)。
在一个实施例中，对每个候选辅助特征配置，在每个估算点处计算一个工艺偏差值。
具体地，系统基于这组候选辅助特征配置中的一个辅助特征配置，在掩模布局中放置一个代表性辅助特征。系统随后通过利用一个表示掩模布局(该掩模布局包含所述代表性辅助特征)的多维函数对灵敏度模型进行卷积处理，以计算这组估算点处的工艺偏差值。
例如，系统可基于图7A所示的候选辅助特征配置来首先放置代表性辅助特征。然后，系统可通过利用一个表示掩模布局(该掩模布局包含代表性辅助特征)的多维函数对灵敏度模型进行卷积处理，来计算估算点A和B处的工艺偏差值。系统随后可针对图7B、图7C、及图7D所示的其它候选辅助特征配置，计算在估算点A和B处的工艺偏差值。因此在本例中，系统在每个估算点计算四个工艺偏差值(一个工艺偏差值对应于一个候选辅助特征配置)。
请注意，所述系统可将工艺偏差值存储在一个数据库中。这使系统能够通过查询该数据库来检索到掩模布局中某位置处的工艺偏差值，而不必重新计算该工艺偏差值。
系统随后基于工艺偏差值将优化问题用公式表达(步骤610)。请注意该优化问题是以如下方式用公式表达的使优化问题的一个解与改善的辅助特征配置有关。在一个实施例中，优化问题的目标函数是与估算点处的工艺偏差值有关的变量的线性组合。
请注意，所述系统可用多种技术将优化问题用公式表达。例如，系统可将优化问题作为线性编程问题来列出公式。具体地说，辅助特征的长度及估算点处的工艺偏差值能够与线性编程公式中的变量有关。此外，目标函数可以是与工艺偏差值有关的变量之和。
例如在图7A中，在估算点A和B处的工艺偏差值可通过辅助特征长度的线性组合来近似，如下式所示VA=c1A·l1+c2A·l2+c3A]]>VB=c1B·l1+c2B·l2+c3B,]]>其中，VA和VB分别是在估算点A和B处的工艺偏差值，c1A、c2A、c3A、c1B、c2B及c3B是系数，而l1、l2、及l3分别是辅助特征704、706以及708的长度。
此外，工艺偏差值之和，即VA+VB，能够被用作目标函数。此外，关于辅助特征长度的多个约束条件可被简化如下low1≤l1≤high1low2≤l2≤high2low3≤l3≤high3，其中，lowj和highj分别是辅助特征j长度的下界和上界。
在一个实施例中，可通过求解如下线性方程组来计算系数c1A、c2A和c3Al11l12l13l21l22l23l31l32l33·c1Ac2Ac3A=V1AV2AV3A,]]>其中，lij是配置i中辅助特征j的长度(li)，而ViA是配置i在估算点A处的工艺偏差值。类似地，可通过求解类似的线性方程组来计算系数c1B、c2B、及c3B。
在另一实施例中，所述优化问题可用如下公式表达最小化g(V1，V2，...，Vm)约束条件V1＝f1(l1，l2，...，ln)V2＝f2(l1，l2，...，ln)Vm＝fm(l1，l2，...，ln)low1≤l1≤high1low2≤l2≤high2lown≤ln≤highn，
其中，g是目标函数，Vi是在估算点i、l1、l2、...处的工艺偏差值；ln是指定辅助特征位置和尺寸的辅助特征配置变量；fi是辅助特征配置变量的一个函数，此函数逼近估算点i处的工艺偏差值；而lowj和highj分别是辅助特征配置变量lj的下界和上界。请注意函数f1、f2、...、fm可使用多种曲线拟合技术来确定。
此外，为了减少计算时间，系统可将掩模布局分成多个区域，并用公式来表达每个区域的独立的优化问题。
图8示出了怎样根据本发明的一个实施例将一个掩模布局分成多个区域，从而可针对每个区域，将独立的优化问题用公式表达。请注意为简明起见，未在图8中示出估算点。
辅助特征808、810、812、814、816、818、及820被置于掩模布局中，以帮助改善图像802、804、和806的可制造性。在一个实施例中，系统可将图8所示掩模布局分成三个区域包含辅助特征808、810和812的第一区域；包含辅助特征812、814和816的第二区域；以及包含辅助特征814、818和820的第三区域。系统随后可为这三个区域中的每一个用公式表达出各自独立的优化问题。请注意，若一个辅助特征对多个区域来说是公共的，则该辅助特征的位置和尺寸可基于辅助特征配置变量的来确定，其中上述辅助特征配置变量是通过求解多个优化问题来确定的。在另一实施例中，系统可基于求解其中一个优化问题来确定该辅助特征的位置和尺寸，并忽略该辅助特征的通过求解其它区域的优化问题所确定的位置和尺寸。
此后，系统计算所述优化问题的基本上最优的解(步骤612)。
系统随后基于优化问题的基本上最优的解来确定改善的辅助特征配置(步骤614)。请注意该优化问题的解确定了辅助特征配置变量的数值，而辅助特征配置变量的数值又确定了掩模布局中的辅助特征的位置和尺寸。
结论上述数据结构和代码通常存储于某种计算机可读存储介质上，该计算机可读存储介质可以是任何能够存储计算机系统所用代码和/或数据的装置或介质。这包括但不限于磁和光存储装置，例如磁盘、磁带、CD(光盘)与DVD(数字通用光盘或数字视频光盘)，以及传输介质所承载的计算机指令信号(有或没有用以调制信号的载波)。例如，所述传输介质可包括通信网络，例如因特网。
而且，以上对本发明实施例的描述仅供说明，这些描述并不是穷举性的，也无意将本发明限定为所描述的具体形式。因此，对本领域技术人员来说，许多修改和变化都将是显而易见的。
例如，本发明的实施例可被用来确定在掩模布局中放置辅助特征，以制造微机电系统(MEMS)。
此外，上述说明并不意限定本发明。本发明的范围是由所附的权利要求确定的。
权利要求
1.一种用于确定辅助特征配置的方法，该辅助特征配置指定了一个掩模布局中的一个或多个辅助特征的位置和尺寸，所述方法包括接收一个掩模布局；创建一组候选辅助特征配置；及使用该组候选辅助特征配置和一个处理灵敏度模型来确定一个改善的辅助特征，所述处理灵敏度模型可由一个包含处理灵敏度信息的多维函数来表示；其中基于所述改善的辅助特征配置在所述掩模布局中放置辅助特征，改善了所述掩模布局的可制造性；其中使用所述处理灵敏度模型来确定该改善的辅助特征配置，减少了在所述掩模布局中确定所述改善的辅助特征配置所需的计算时间。
2.根据权利要求1所述的方法，其中确定所述改善的辅助特征配置包括在所述掩模布局中选择一组估算点；通过以迭代方式利用如下步骤来计算所述组候选辅助特征配置在该组估算点处的工艺偏差值基于该组候选辅助特征配置中的一个候选辅助特征配置，在所述掩模布局中放置代表性辅助特征；及通过利用表示所述掩模布局的多维函数来卷积所述处理灵敏度模型，计算该组估算点处的工艺偏差值；基于所述工艺偏差值，将一个优化问题用公式表达，其中该优化问题的一个解与一个辅助特征配置有关；计算所述优化问题的一个基本上最优的解；及基于所述优化问题的基本上最优的解，来确定所述改善的辅助特征配置。
3.根据权利要求2所述的方法，其中所述优化问题的目标函数是与所述估算点处的工艺偏差值有关的变量的线性组合。
4.根据权利要求1所述的方法，其中所述处理灵敏度模型可通过如下步骤计算创建一个对准目标工艺模型，该对准目标工艺模型模拟一种在标称工艺条件下的半导体制造工艺；创建一个或多个偏离目标工艺模型，所述偏离目标工艺模型模拟了在不同于标称工艺条件的一种或多种工艺条件下的半导体制造工艺；及用所述对准目标工艺模型及所述一个或多个偏离目标工艺模型来计算所述处理灵敏度模型。
5.根据权利要求4所述的方法，其中计算所述处理灵敏度模型包括对所述对准目标工艺模型与所述一个或多个偏离目标工艺模型的一个线性组合进行计算。
6.根据权利要求4所述的方法，其中所述半导体制造工艺可包括光刻；蚀刻；化学机械抛光，即CMP；沟槽填充；或标线制造。
7.根据权利要求1所述的方法，其中所述掩模布局可以是未校正或校正的掩模布局。
8.一种存储指令的计算机可读存储介质，当所述指令由一计算机执行时，导致该计算机执行一种用于确定辅助特征配置的方法，该辅助特征配置指定了掩模布局中一个或多个辅助特征的位置和尺寸，所述方法包括接收一个掩模布局；创建一组候选辅助特征配置；及使用该组候选辅助特征配置和一个处理灵敏度模型来确定一个改善的辅助特征，所述处理灵敏度模型可由包含处理灵敏度信息的多维函数来表示；其中基于所述改善的辅助特征配置在该掩模布局中放置辅助特征，改善了所述掩模布局的可制造性；其中使用所述处理灵敏度模型来确定该改善的辅助特征配置，减少了在所述掩模布局中确定所述改善的辅助特征配置所需的计算时间。
9.根据权利要求8所述的计算机可读存储介质，其中确定所述改善的辅助特征配置包括在所述掩模布局中选择一组估算点；通过以迭代方式利用如下步骤来计算所述组候选辅助特征配置在该组估算点处的工艺偏差值基于该组候选辅助特征配置，在所述掩模布局中放置代表性辅助特征；及通过利用表示所述掩模布局的多维函数来卷积所述处理灵敏度模型，计算该组估算点处的工艺偏差值；基于所述工艺偏差值，将一个优化问题用公式表达，其中该优化问题的一个解与一辅助特征配置有关；计算所述优化问题的一个基本上最优的解；及基于所述优化问题的基本上最优的解，来确定所述改善的辅助特征配置。
10.根据权利要求9所述的计算机可读存储介质，其中所述优化问题的目标函数是与所述估算点处的工艺偏差值有关的变量的线性组合。
11.根据权利要求8所述的计算机可读存储介质，其中所述处理灵敏度模型可通过以下步骤计算创建一个对准目标工艺模型，该对准目标工艺模型模拟一种在标称工艺条件下的半导体制造工艺；创建一个或多个偏离目标工艺模型，所述偏离目标工艺模型模拟在不同于标称工艺条件的一个或多个工艺条件下的所述半导体制造工艺；及用所述对准目标工艺模型及所述一个或多个偏离目标工艺模型来计算所述处理灵敏度模型。
12.根据权利要求11所述的计算机可读存储介质，其中计算所述处理灵敏度模型包括对所述对准目标工艺模型与所述一个或多个偏离目标工艺模型的线性组合进行计算。
13.根据权利要求11所述的计算机可读存储介质，其中所述半导体制造工艺可包括光刻；蚀刻；化学机械抛光，即CMP；沟槽填充；或标线制造。
14.根据权利要求8所述的计算机可读存储介质，其中所述掩模布局可以是未校正或校正的掩模布局。
15.一种用于确定一个或多个辅助特征的辅助特征尺寸的方法，其中所述一个或多个辅助特征位于一个掩模布局的2D区域内，所述方法包括接收一组辅助特征，其中所述一个或多个辅助特征位于一个掩模布局的2D区域内；创建一组候选辅助特征配置，其中一个辅助特征配置指定了一个或多个辅助特征的尺寸；及使用该组候选辅助特征配置及一个工艺模型来确定一个改善的辅助特征配置，该工艺模型模拟了一种或多种半导体制造工艺；其中基于该改善的辅助特征配置来设定所述掩模布局中的辅助特征的尺寸，改善所述掩模布局中2D区域的可制造性。
16.根据权利要求15所述的方法，其中确定所述改善的辅助特征配置包括在所述掩模布局中选择一组估算点；通过以迭代方式利用如下步骤来计算所述组候选辅助特征配置在该组估算点处的空间图像强度值基于所述组候选辅助特征配置中的一个候选辅助特征配置，来设定所述掩模布局中代表性辅助特征的尺寸；及通过利用表示所述掩模布局的多维函数来卷积一个光学图像模型，计算该组估算点处的空间图像强度值；基于所述空间图像强度值，将一个优化问题用公式表达，其中该优化问题的一个解与一辅助特征配置有关；计算所述优化问题的一个基本上最优的解；及基于所述优化问题的基本上最优的解，确定所述改善的辅助特征配置。
17.根据权利要求15所述的方法，其中所述掩模布局可以是未校正或校正的掩模布局。
18.一种存储指令的计算机可读存储介质，当所述指令由一计算机执行时，将使该计算机执行一种用于确定一个或多个辅助特征的辅助特征尺寸的方法，其中所述一个或多个辅助特征位于一掩模布局的2D区域内，所述方法包括接收一组辅助特征，其中所述一个或多个辅助特征位于一个掩模布局的2D区域内；创建一组候选辅助特征配置，其中一个辅助特征配置指定了一个或多个辅助特征的尺寸；及使用该组候选辅助特征配置及一个工艺模型来确定一个改善的辅助特征配置，该工艺模型模拟了一种或多种半导体制造工艺；其中基于所述改善的辅助特征配置来设定所述掩模布局中的辅助特征的尺寸，改善了所述掩模布局中2D区域的可制造性。
19.根据权利要求18所述的计算机可读存储介质，其中确定所述改善的辅助特征配置包括在所述掩模布局中选择一组估算点；通过以迭代方式利用如下步骤来计算所述组候选辅助特征配置在该组估算点处的空间图像强度值基于所述组候选辅助特征配置中的一个候选辅助特征配置，设定所述掩模布局中的代表性辅助特征的尺寸；及通过利用表示所述掩模布局的多维函数来卷积一个光学图像模型，计算该组估算点处的空间图像强度值；基于所述空间图像强度值，将一个优化问题用公式表达，其中该优化问题的一个解与一个辅助特征配置有关；计算所述优化问题的一个基本上最优的解；及基于所述优化问题的基本上最优的解，确定所述改善的辅助特征配置。
20.根据权利要求18所述的计算机可读存储介质，其中所述掩模布局可以是未校正或校正的掩模布局。
全文摘要
本发明的一个实施例提供了一种确定未校正或校正的掩模布局中一个或多个辅助特征的位置和尺寸的系统。在操作中，该系统接收一个掩模布局。该系统随后创建一组候选辅助特征配置，其指定了所述掩模布局中的一个或多个辅助特征的位置和尺寸。其后，该系统利用这组候选辅助特征配置及一个处理灵敏度模型来确定改善的辅助特征配置，该处理灵敏度模型可由包含处理灵敏度信息的多维函数来表示。请注意，根据改善的辅助特征配置在掩模布局中放置辅助特征，改善了掩模布局的可制造性。而且，利用所述处理灵敏度模来确定改善的辅助特征配置，减少了确定掩模布局中改善的辅助特征配置所需要的计算时间。
文档编号G06F17/50GK1828613SQ200610001229
公开日2006年9月6日 申请日期2006年1月10日 优先权日2005年2月24日
发明者L·S·梅尔维三世, B·D·彭特 申请人:新思公司