专利名称：一种数字处理芯片的制作方法
技术领域：
本发明涉及电子技术领域，尤其涉及一种数字处理芯片。
背景技术：
在电子技术领域经常会用到数字处理芯片，数字处理芯片一般会包括数字处理模块，用于处理接收的数字信号并可输出处理后的数字信号，但是这些数字处理芯片均不能对数据处理模块所处理的数字信号进行记录与保存，这就使得当实际应用中需要获取或分析所述的数字信号时，便会因为没有办法获得相应的信息而束手无策。
例如，在日常生活中，发音设备很常见，如音箱，耳机、喇叭等。这些设备的发音效果的好坏除了与设备本身的质量有关外，另一个决定发音效果的因素就是语音设备中的语音处理芯片的语音处理效果。但是，语音处理效果的好坏需要通过许多主观与客观的测试来评判。一旦出现问题则很难分析和定位，尤其是在语音芯片中想分析和定位问题来源几乎是不可能的。
另外，在图像、视频或数据报文处理芯片等数字处理芯片中同样存在上述问题。
综上所述，可以看出，目前，当数字处理芯片出现故障或异常时，无法得知数字处理芯片所处理的数字信号的过程及结果，因而，无法准确判断问题的来源。
总之，在现有技术中，数字处理芯片的使用者如果采用目前的数字处理芯片，则其根本无法获得其需要的数字处理芯片内部的数字信号。
发明内容
本发明的目的是提供一种数字处理芯片，可对输入和/或输出数字处理芯片的数字信号进行采集、存储，以便于获得数字处理芯片内部的数字信号。
本发明的目的是通过以下技术方案实现的本发明提供了一种数字处理芯片，包括数字处理模块，用于处理接收的数字信号，并输出处理后的数字信号；所述芯片中还包括信息采集模块用于采集输入和/或输出的数字信号；存储模块用于存储信息采集模块采集的输入和/或输出的数字信号；信息输出模块用于输出存储模块存储的数字信号。
所述的数字处理芯片包括语音处理芯片、图像处理芯片、视频处理芯片或数据报文处理芯片，且其中所述的数字处理模块分别用于处理接收的语音信号、图像信号、视频信号或数据报文信号，并输出处理后的数字信号。
所述的数字信号为语音信号、图像信号、视频信号或数据报文信号。
所述的信息采集模块用于采集的语音、图像、视频或数据输入信号和/或语音、图像、视频或数据输出信号；所述存储模块用于存储采集的语音、图像、视频或数据输入信号和语音、图像、视频或数据输出信号；所述信息输出模块用于读取并输出所采集的语音、图像、视频或数据输入信号和/或语音、图像、视频或数据输出信号。
所述的存储模块采用乒乓缓存器实现，用于采用乒乓缓存的方式保存信息采集模块采集的输入和/或输出的数字信号。
所述的信息输出模块采用CPU接口模块实现，用于读取信息采集模块采集的输入和/或输出的数字信号，并输出CPU接口信号。
由上述本发明提供的技术方案可以看出，本发明的一种数字处理芯片在原有数字处理芯片中增加了信息采集模块、存储模块与信息输出模块；将接收的数字信号与输出的数字信号存储下来，从而便于数字处理芯片的使用者可以利用本发明提供的数字处理芯片获得输入或输出数字处理芯片的数字信号，如语音信号等，方便利用存储的数据进行软件仿真可复现、分析和定位问题。而且，本发明中是将存储功能集成在芯片内部，因此，在采集存储数字信号过程中所需资源少，而且，采集存储数字信号的过程更易于实现。
图1为本发明的实施例所述数字处理芯片的结构示意图一；图2为本发明的实施例所述数字处理芯片的结构示意图二；图3为本发明的实施例所述数字处理芯片的存储模块的结构示意图。
具体实施例方式
本发明所述的一种数字处理芯片，其主要是在已有的数字处理芯片中增加设置了相应的信息采集模块、存储模块与信息输出模块；从而可以将接收的数字信号与输出的数字信号存储下来，然后便于数字处理芯片的使用者利用存储的数据进行软件仿真可复现、分析和定位问题，使得定位和解决问题非常便捷而有效。进而可以有效提高数据处理质量。
本发明提供的一种数字处理芯片的具体实施方式
如图1与图2所示，具体包括数字处理模块、信息采集模块、存储模块与信息输出模块，其中数字处理模块该模块为已有数字处理芯片中原有的模块，用于处理接收的数字信号并可输出处理后的数字信号；对于语音处理芯片来说，此模块为语音处理模块，用于处理接收的语音输入信号并可输出处理后的语音输出信号；信息采集模块用于采集输入和/或输出的数字信号，对于采集的数字信号可以提供给存储模块，由存储模块提供给信息输出模块，也可以直接提供给信息输出模块；对于语音处理芯片来说，此信息采集模块为录音处理模块，用于录制语音输入信号和/或语音输出信号；存储模块用于存储信息采集模块采集的输入和/或输出的数字信号；对于语音处理芯片来说，此模块用于存储录制的语音输入信号和/或语音输出信号。存储模块具体可以采用乒乓Buffer(缓存)进行存储，用于采用乒乓缓存的方式保存录制的语音输入信号和/或语音输出信号。
信息输出模块用于输出存储模块存储的数字信号，或者，也可以用于直接输出信息采集模块采集的数字信号。对于语音处理芯片来说，此模块为录制信息输出模块，采用的是CPU接口模块，用于读取录音处理模块录制的语音输入信号和/或语音输出信号，并通过CPU接口信号与外部CPU进行录音数据的传送。
本发明中，所述的信息采集模块与存储模块是实现数据记录存储的主要部分，其中的存储模块如图3所示，图中具体是以语音处理芯片为例绘制，其具体实现方案如下假定图中的录音数据为PCM(脉冲编码调制)数据，8比特宽度，DOUT为语音输出信号，DIN为语音输入信号，CPU接口的数据宽度为16比特。BUF0和BUF1是两块16×N比特的SRAM(静态随机存储器)，组成乒乓Buffer用于数据缓冲，若CPU接口时钟和PCM接口时钟不同，则可以采用双口SRAM，否则可以用单口SRAM。
PCM接口对SRAM只写，CPU接口对SRAM只读，读和写通过BUF0和BUF1错开，即写BUF0时只能读BUF1，写BUF1时只能读BUF0。PCM接口连续写BUF0和BUF1，写满BUF0后产生CPU中断信号，并接着写BUF1；写满BUF1后产生CPU中断信号，并接着写BUF0，如此循环。
PCM接口每次写DIN和/或DOUT的一个样点，以PCM数据8k采样计算，写两个样点之间的时间间隔为1/8000＝125us，所以写满BUF0或BUF1所需时间为T＝(125×N)us，例如N＝256时T＝125×512＝32ms。通过选择不同的N值，可以控制中断信号产生的周期，以平衡CPU的工作负荷。CPU响应到中断信号后，必须在下一次中断产生之前把N个数据读出，否则会产生录音出错，内部产生录音出错状态信号。
本发明中，所述的数字处理芯片还可以为图像处理芯片、视频处理芯片或数据报文处理芯片等等，且其中所述的数字处理模块分别为用于处理接收的图像信号、视频信号或数据报文信号，并输出处理后的数字信号。在图像处理芯片、视频处理芯片或数据报文处理芯片中设置的信息采集模块、存储模块与信息输出模块，具体是用于记录存储经相应芯片处理的图像信号、视频信号或数据报文信号，并输出记录存储的信号，以便于根据记录的信号分析定位问题等。
由此可见，本发明在数字处理芯片中增加的录音处理模块可以将接收的语音输入信号与输出语音输出信号录制下来，然后利用录音数据进行软件仿真可复现、分析和定位问题，使得定位和解决问题非常便捷而有效。分析和定位芯片外部及芯片内部问题，分析和定位问题快捷而准确。同时，录音功能集成在芯片内部，所需资源少，易于实现。而且，本发明应用于其他数字处理芯片中时，同样可以产生相应的有益效果。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
权利要求
1.一种数字处理芯片，包括数字处理模块，用于处理接收的数字信号，并输出处理后的数字信号；其特征在于，所述芯片中还包括信息采集模块用于采集输入和/或输出的数字信号；存储模块用于存储信息采集模块采集的输入和/或输出的数字信号；信息输出模块用于输出存储模块存储的数字信号。
2.根据权利要求1所述的数字处理芯片，其特征在于，所述的数字处理芯片为语音处理芯片、图像处理芯片、视频处理芯片或数据报文处理芯片，且其中所述的数字处理模块分别用于处理接收的语音信号、图像信号、视频信号或数据报文信号，并输出处理后的数字信号。
3.根据权利要求1所述的数字处理芯片，其特征在于，所述的数字信号为语音信号、图像信号、视频信号或数据报文信号。
4.根据权利要求1所述的数字处理芯片，其特征在于，所述的信息采集模块用于采集语音、图像、视频或数据的输入和/或输出信号；所述存储模块用于存储采集的语音、图像、视频或数据的输入和输出信号；所述信息输出模块用于读取并输出所采集的语音、图像、视频或数据的输入和/或输出信号。
5.根据权利要求1、2、3或4所述的数字处理芯片，其特征在于，所述的存储模块采用乒乓缓存器实现，用于采用乒乓缓存的方式保存信息采集模块采集的输入和/或输出的数字信号。
6.根据权利要求1、2、3或4所述的数字处理芯片，其特征在于，所述的信息输出模块采用CPU接口模块实现，用于读取信息采集模块采集的输入和/或输出的数字信号，并输出CPU接口信号。
全文摘要
本发明的涉及一种数字处理芯片，在原有数字处理芯片中增加了信息采集模块、存储模块与信息输出模块；将接收的数字信号与输出的数字信号存储下来，从而使得可以获得数字处理芯片内部的数字信号，如语音信号等，方便数字处理芯片的使用者利用存储的数据进行软件仿真可复现、分析和定位问题。而且，本发明中将存储功能集成在芯片内部，所需资源少，易于实现。
文档编号G06F11/00GK1877538SQ200610098519
公开日2006年12月13日 申请日期2006年7月4日 优先权日2006年7月4日
发明者罗亦林 申请人:华为技术有限公司