数字芯片、具有数字芯片的设备和大小端模式配置方法
【专利摘要】一种数字芯片、具有数字芯片的设备和大小端模式配置方法，数字芯片包括：大小端模式输入管脚；接口模块，通过大小端模式输入管脚接收大小端模式配置信号；处理器配置模块，接收接口模块传输的大小端模式配置信号，对需要输入处理器的数据信号进行处理，得到符合大小端模式配置信号指示的大小端模式的第一数据信号，将第一数据信号传输给处理器；外设配置模块，接收接口模块传输的大小端模式配置信号，当大小端模式配置信号指示的大小端模式与外设大小端模式相同时，将需要输入外设的数据信号传输给外设，否则对需要输入外设的数据信号进行处理，得到符合外设大小端模式的第二数据信号，将第二数据信号传输给外设。本发明提高了数字芯片的兼容性。
【专利说明】数字芯片、具有数字芯片的设备和大小端模式配置方法
【技术领域】
[0001]本发明涉及数字芯片【技术领域】，尤其涉及一种数字芯片、具有数字芯片的设备和大小端模式配置方法。
【背景技术】
[0002]大小端是指多字节数据在内存中的存储形式。大端模式下，数据高位字节被存放在低位的偏移地址，数据低位字节被存放在高位的偏移地址；小端模式下，数据高位字节被存放在高位的偏移地址，数据低位字节被存放在低位的偏移地址。
[0003]数字芯片可以设置为不同的大小端模式，以适应芯片硬件和应用层软件的需求。数字芯片的大小端模式主要体现在处理器、外设和总线等部件上，现有技术中，上述各个部件的大小端必须为相同的大小端模式，即数字芯片仅能够设置为单一的大小端模式。
[0004]目前，随着各种业务的不断增长，网络设备、计算机设备和通讯设备的不断融合，要求在硬件层面的数字芯片也根据系统设计的需要，既可以工作在大端模式，也可以工作在小端模式，即单一大小端模式数字芯片已难以满足目前系统设备的需求。
【发明内容】
[0005]有鉴于此，本发明提供一种数字芯片、具有数字芯片的设备和大小端模式配置方法，解决了现有技术中的数字芯片只能工作在单一的大小端模式的问题。
[0006]为解决上述问题，本发明提供一种数字芯片，包括:
[0007]处理器；
[0008]外设；
[0009]大小端模式输入管脚，与外部配置模块连接；
[0010]接口模块，用于通过所述大小端模式输入管脚接收所述外部配置模块输入的大小端模式配置信号；
[0011]处理器配置模块，用于接收所述接口模块传输的所述大小端模式配置信号，对需要输入所述处理器的总线数据信号进行处理，得到符合所述大小端模式配置信号指示的大小端模式的第一数据信号，并将所述第一数据信号传输给所述处理器；
[0012]外设配置模块，用于接收所述接口模块传输的所述大小端模式配置信号，判断所述大小端模式配置信号指示的大小端模式与所述外设的大小端模式是否相同，如果是，将需要输入所述外设的总线数据信号直接传输给所述外设，否则，对所述需要输入所述外设的总线数据信号进行处理，得到符合所述外设的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设。
[0013]优选的，所述数字芯片还包括:
[0014]时钟复位模块，位于所述接口模块与所述处理器配置模块以及所述接口模块与所述外设配置模块之间，用于接收外部复位信号、外部时钟信号以及所述接口模块传输的所述大小端模式配置信号，根据所述外部复位信号和所述外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的大小端模式配置信号，并将所述具有异步复位值的大小端模式配置信号作为新的大小端模式配置信号传输给所述处理器配置模块和所述外设配置模块。
[0015]优选的，所述外设配置模块包括:
[0016]第一数据指示处理模块，用于接收数据有效指示信号；
[0017]第一数据转换模块，用于接收总线数据信号、总线地址信号以及所述接口模块传输的所述大小端模式配置信号，当所述数据有效指示信号指示当前总线数据信号有效时，判断所述大小端模式配置信号指示的大小端模式与所述外设的大小端模式是否相同，如果是，将需要输入所述外设的总线数据信号直接传输给所述外设，否则，对所述需要输入所述外设的总线数据信号进行处理，得到符合所述外设的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设。
[0018]优选的，所述数字芯片还包括:
[0019]总线；
[0020]总线配置模块，用于接收所述接口模块传输的所述大小端模式配置信号，判断所述大小端模式配置信号指示的大小端模式与所述总线的大小端模式是否相同，如果是，将需要传输给所述总线的总线数据信号直接传输给所述总线，否则，对需要传输给所述总线的总线数据信号进行处理，得到符合所述总线的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线。
[0021]优选的，所述数字芯片还包括:
[0022]时钟复位模块，位于所述接口模块与所述总线配置模块之间，用于接收外部复位信号、外部时钟信号以及所述接口模块传输的所述大小端模式配置信号，根据所述外部复位信号和所述外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的大小端模式配置信号，并将所述具有异步复位值的大小端模式配置信号作为新的大小端模式配置信号传输给所述处理器配置模块、所述外设配置模块以及所述总线配置模块。
[0023]优选的，所述总线配置模块包括:
[0024]第二数据指示处理模块，用于接收数据有效指示信号；
[0025]第二数据转换模块，用于接收总线数据信号、总线地址信号以及所述接口模块传输的所述大小端模式配置信号，当所述数据有效指示信号指示当前总线数据信号有效时，判断所述大小端模式配置信号指示的大小端模式与所述总线的大小端模式是否相同，如果是，将接收到的总线数据信号直接发送给所述总线，否则，对接收到的总线数据信号进行处理，得到符合所述总线的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线。
[0026]本发明还提供一种具有数字芯片的设备，包括上述数字芯片。
[0027]本发明还提供一种大小端模式配置方法，包括:
[0028]与外部配置模块连接；
[0029]通过大小端模式输入管脚接收所述外部配置模块输入的大小端模式配置信号；
[0030]对需要输入处理器的总线数据信号进行处理，得到符合所述大小端模式配置信号指示的大小端模式的第一数据信号，并将所述第一数据信号传输给所述处理器；[0031]判断所述大小端模式配置信号指示的大小端模式与外设的大小端模式是否相同，如果是，将需要输入所述外设的总线数据信号直接传输给所述外设，否则，对所述需要输入所述外设的总线数据信号进行处理，得到符合所述外设的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设。
[0032]优选的，所述通过大小端模式输入管脚接收所述外部配置模块输入的大小端模式配置信号之后还包括:
[0033]判断所述大小端模式配置信号指示的大小端模式与总线的大小端模式是否相同，如果是，将需要传输给所述总线的总线数据信号直接传输给所述总线，否则，对需要传输给所述总线的总线数据信号进行处理，得到符合所述总线的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线。
[0034]优选的，所述通过大小端模式输入管脚接收所述外部配置模块输入的大小端模式配置信号之后还包括:
[0035]根据接收到的外部复位信号和外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的的大小端模式配置信号，并将所述具有异步复位值的作为新的大小端模式配置信号。
[0036]本发明具有以下有益效果:
[0037]通过设置的大小端模式输入管脚，接收外部配置模块输入的大小端模式配置信号，并根据大小端模式配置信号，对需要输入处理器以及外设的总线数据信号进行处理，使得数字芯片可以根据系统需求在大端模式和小端模式之间切换，从而将低了数字芯片在不同系统中软件和硬件大小端模式不一致带来的整个系统的优化成本，增强了数字芯片的兼容性，提高了系统设备的正确性和稳定性。
【专利附图】
【附图说明】
[0038]图1为本发明的第一实施例的数字芯片的结构示意图；
[0039]图2为本发明的第二实施例的数字芯片的结构示意图；
[0040]图3为本发明的第三实施例的数字芯片的结构示意图；
[0041]图4为本发明的第四实施例的数字芯片的结构示意图；
[0042]图5为本发明实施例的外设配置模块的一结构示意图；
[0043]图6为本发明实施例的总线配置模块的一结构示意图；
[0044]图7为本发明的第五实施例的数字芯片的结构示意图；
[0045]图8为本发明的第五实施例的的外设配置模块的结构示意图；
[0046]图9为本发明的第五实施例的的总线配置模块的结构示意图；
[0047]图10为本发明的第六实施例的大小端模式配置方法的流程示意图；
[0048]图11为本发明的第七实施例的大小端模式配置方法的流程示意图。
【具体实施方式】
[0049]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。
[0050]第一实施例:
[0051]如图1所示为本发明的第一实施例的数字芯片的结构示意图，所述数字芯片包括:处理器101、外设102、大小端模式输入管脚103、接口模块104、处理器配置模块105以及外设配置模块106。
[0052]其中，所述大小端模式输入管脚103与外部配置模块(图未示出)以及所述接口模块104连接。所述大小端模式输入管脚103的个数可以为一个或多个，根据系统需求而设置。所述外部配置模块可以为所述数字芯片所在的单板上的一个配置电路，也可以为系统中的其他配置芯片。
[0053]所述接口模块104与所述大小端模式输入管脚103、所述处理器配置模块105以及所述外设配置模块106连接，用于通过所述大小端模式输入管脚103接收所述外部配置模块输入的大小端模式配置信号。所述大小端模式配置信号可以为多种形式，举例来说，可以为位宽Ibit的闻/低电平/[目号I或O,其中，可以将闻电平/[目号I代表大端模式，低电平/[目号O代表小端模式，或者，也可以将高电平信号I代表小端模式，低电平信号O代表大端模式。
[0054]所述处理器配置模块105与所述接口模块104和所述处理器101连接，用于接收所述接口模块104传输的所述大小端模式配置信号，对需要输入所述处理器101的总线数据信号进行处理，得到符合所述大小端模式配置信号指示的大小端模式的第一数据信号，并将所述第一数据信号传输给所述处理器101。也就是说，所述处理器配置模块105与所述处理器101的数据输入接口连接，根据接收到的大小端模式配置信号指示的大小端模式对当前需要输入所述处理器101的总线数据信号进行预先处理，将处理后的总线数据信号通过所述处理器101的数据输入接口传输给所述处理器101，使得所述处理器101工作在所述大小端模式配置信号指示的大小端模式下。
[0055]外设配置模块106与所述接口模块104和所述外设102连接，用于接收所述接口模块104传输的所述大小端模式配置信号，判断所述大小端模式配置信号指示的大小端模式与所述外设102的大小端模式是否相同，如果是，将需要输入所述外设102的总线数据信号直接传输给所述外设102，否则，对所述需要输入所述外设102的总线数据信号进行处理，得到符合所述外设102的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设102。所述外设102可以为USB (Universal Serial BUS，通用串行总线)、SSP(Synchronous Serial Port,同步串行口)或 UART (Universal Asynchronous Receiver/Transmitter,通用异步接收/发送装置)等多种类型的外设。
[0056]上述实施例提供的数字芯片，通过设置的大小端模式输入管脚，接收外部配置模块输入的大小端模式配置信号，并根据大小端模式配置信号，对需要输入处理器以及外设的总线数据信号进行处理，使得数字芯片可以根据系统需求在大端模式和小端模式之间切换，从而将低了数字芯片在不同系统中软件和硬件大小端模式不一致带来的整个系统的优化成本，增强了数字芯片的兼容性，提高了系统设备的正确性和稳定性。
[0057]第二实施例:
[0058]如图2所示为本发明的第二实施例的数字芯片的结构示意图，所述数字芯片包括:处理器101、外设102、大小端模式输入管脚103、接口模块104、处理器配置模块105、外设配置模块106以及时钟复位模块107。
[0059]本实施例与第一实施例的区别在于:接口模块104通过时钟复位模块107与所述处理器配置模块105以及所述外设配置模块106连接。[0060]所述时钟复位模块107用于接收外部复位信号、外部时钟信号以及所述接口模块104传输的所述大小端模式配置信号，根据所述外部复位信号和所述外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的稳定的大小端模式配置信号，并将所述有异步复位值的的大小端模式配置信号作为新的大小端模式配置信号传输给所述处理器配置模块105和所述外设配置模块106。
[0061]上述实施例提供的数字芯片，可以使得大小端模式配置信号更加稳定。
[0062]数字芯片中除了具有处理器和外设之外，还具有总线，本发明实施例中，可以不对需要传输给总线的数据进行大小端处理，即总线对接收到的总线数据信号进行透明传输，当然，也可以对需要传输给总线的数据进行大小端处理。
[0063]第三实施例:
[0064]如图3所示为本发明的第三实施例的数字芯片的结构示意图，所述数字芯片包括:处理器101、外设102、大小端模式输入管脚103、接口模块104、处理器配置模块105、外设配置模块106、总线108以及总线配置模块109。
[0065]本实施例与第一实施例的区别在于:还包括了总线108以及总线配置模块109。
[0066]其中，总线配置模块109与所述接口模块104以及所述总线108连接，用于接收所述接口模块104传输的所述大小端模式配置信号，判断所述大小端模式配置信号指示的大小端模式与所述总线108的大小端模式是否相同，如果是，将需要传输给所述总线108的总线数据信号直接传输给所述总线108，否则，对需要传输给所述总线108的总线数据信号进行处理，得到符合所述总线108的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线108。
[0067]所述总线108 可以为 AHB (Advanced High-performance Bus,高性能模块总线)、AXKAdvanced Extensible Interface,高性能扩展接口)、APB(Advanced Peripheral Bus,高性能外围总线)或PCI (Peripheral Component Interconnection,周边元件扩展接口)等多种类型的总线。
[0068]同第二实施例，第三实施例中的数字芯片也可以包括一时钟复位模块，以提高所述大小端模式配置信号的稳定性。
[0069]第四实施例:
[0070]如图4所示为本发明的第四实施例的数字芯片的结构示意图，所述数字芯片包括:处理器101、外设102、大小端模式输入管脚103、接口模块104、处理器配置模块105、外设配置模块106、时钟复位模块107、总线108以及总线配置模块109。
[0071]本实施例与第三实施例的区别在于:接口模块104通过时钟复位模块107与所述处理器配置模块105、所述外设配置模块106以及所述总线配置模块109连接。
[0072]所述时钟复位模块107用于接收外部复位信号、外部时钟信号以及所述接口模块104传输的所述大小端模式配置信号，根据所述外部复位信号和所述外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的大小端模式配置信号，并将所述具有异步复位值的大小端模式配置信号作为新的大小端模式配置信号传输给所述处理器配置模块105、所述外设配置模块106以及所述总线配置模块109。
[0073]下面对上述实施例中的外设配置模块的具体结构进行说明。
[0074]如图5所示为本发明实施例的外设配置模块的一结构示意图，所述外设配置模块包括:
[0075]第一数据指示处理模块1061，用于接收数据有效指示信号；
[0076]第一数据转换模块1062，用于接收总线数据信号、总线地址信号以及所述接口模块104传输的所述大小端模式配置信号，当所述数据有效指示信号指示当前总线数据信号有效时，判断所述大小端模式配置信号指示的大小端模式与所述外设102的大小端模式是否相同，如果是，将需要输入所述外设102的总线数据信号直接传输给所述外设102，否则，对所述需要输入所述外设102的总线数据信号进行处理，得到符合所述外设102的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设102。
[0077]具体的，当所述大小端模式配置信号指示的大小端模式为小端模式，而所述外设102为大端模式时，可以将需要输入所述外设102的总线数据信号的高位字节放在地址总线低位的偏移地址，将需要输入所述外设102的总线数据信号的低位字节放在地址总线高位的偏移地址。当所述大小端模式配置信号指示的大小端模式为大端模式，而所述外设102为小端模式时，可以将需要输入所述外设102的总线数据信号的高位字节放在地址总线高位的偏移地址，将需要输入所述外设102的总线数据信号的低位字节放在地址总线低位的偏移地址。
[0078]当然，所述外设配置模块也可能为其他结构，在此不再一一说明。
[0079]下面对上述实施例中的总线配置模块的具体结构进行说明。
[0080]如图6所示为本发明实施例的总线配置模块的一结构示意图，所述总线配置模块包括:
[0081]第二数据指示处理模块1091，用于接收数据有效指示信号；
[0082]第二数据转换模块1092，用于接收总线数据信号、总线地址信号以及所述接口模块104传输的所述大小端模式配置信号，当所述数据有效指示信号指示当前总线数据信号有效时，判断所述大小端模式配置信号指示的大小端模式与所述总线108的大小端模式是否相同，如果是，将需要传输给所述总线108的总线数据信号直接传输给所述总线108，否贝U，对所述需要传输给所述总线108的总线数据信号进行处理，得到符合所述总线108的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线108。
[0083]具体的，当所述大小端模式配置信号指示的大小端模式为小端模式，而所述总线108为大端模式时，可以将需要输入所述总线108的总线数据信号的高位字节放在地址总线低位的偏移地址，将需要输入所述总线108的总线数据信号的低位字节放在地址总线高位的偏移地址。当所述大小端模式配置信号指示的大小端模式为大端模式，而所述总线108为小端模式时，可以将需要输入所述总线108的总线数据信号的高位字节放在地址总线高位的偏移地址，将需要输入所述总线108的总线数据信号的低位字节放在地址总线低位的偏移地址。
[0084]当然，所述总线配置模块也可能为其他结构，在此不再一一说明。
[0085]第五实施例:
[0086]下面以外设的SLAVE(从)接口为 AHB 接口，处理器为 MIPS(Mi 11 ion InstructionsPer Second，每秒百万条指令)处理器的数字芯片为例，对本发明实施例的数字芯片的工作过程进行说明。
[0087]如图7所示，上述数字芯片包括:处理器101、外设102、大小端模式输入管脚103、接口模块104、处理器配置模块105、外设配置模块106、时钟复位模块107、总线108以及总线配置模块109。
[0088]其中，大小端模式输入管脚103与外部配置模块连接；
[0089]接口模块104通过所述大小端模式输入管脚103接收外部配置模块输入的大小端模式配置信号I或O,其中，0表不小端模式，I表不大端模式。
[0090]时钟复位模块107与接口模块104连接，接收外部复位信号和外部时钟信号以及接收模块104传输的大小端模式配置信号I或0，根据外部复位信号和外部时钟信号对大小端模式配置信号的进行时钟同步处理，得到具有异步复位值的稳定的大小端模式配置信号，并将所述具有异步复位值的大小端模式配置信号作为新的大小端模式配置信号传输给处理器配置模块105、外设配置模块106以及总线配置模块109。
[0091]处理器配置模块105，接收大小端模式配置信号，根据所述大小端模式配置信号指示的大小端模式对需要输入所述处理器101的总线数据信号进行处理，得到符合所述大小端模式配置信号指示的大小端模式的第一数据信号，并将所述第一数据信号传输给所述处理器101。即，处理器配置模块105对总线数据信号的处理模式与大小端模式配置信号指示的大小端模式保持一致。
[0092]外设配置模块106的结构请参考图8，外设配置模块106包括数据指示处理模块1061和数据转换模块1062，数据指示处理模块1061接收数据有效指示信号I，其中I表示数据有效，O表示数据无效。数据转换模块1062接收总线数据信号32’ hl2345678、总线地址信号32’h00以及大小端模式配置信号O或1，由于所述数据有效指示信号指示当前总线数据信号有效，数据转换模块1062判断所述大小端模式配置信号指示的大小端模式与所述外设102的大小端模式是否相同，如果是，将需要输入所述外设102的总线数据信号直接传输给所述外设102，否则，对所述需要输入所述外设102的总线数据信号进行处理，得到符合所述外设102的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设102。当大小端配置信号指示的大小端模式为小端模式，而外设102同样为小端模式，此时，数据转换模块1062输出的数据信号为32’ hl2345678 ;当大小端配置信号指示的大小端模式为小端模式，而外设102同样为大端模式，此时，数据转换模块1062输出的数据信号为32，h87654321。
[0093]总线配置模块109的结构请参考图9，总线配置模块109包括数据指示处理模块1091和数据转换模块1092，数据指示处理模块1091接收数据有效指示信号I，其中I表示数据有效，O表示数据无效。数据转换模块1092接收总线数据信号32’ hl2345678、总线地址信号32’h00以及大小端模式配置信号O或1，由于所述数据有效指示信号指示当前总线数据信号有效，数据转换模块10692判断所述大小端模式配置信号指示的大小端模式与所述总线108的大小端模式是否相同，如果是，将需要输入所述总线108的总线数据信号直接传输给所述总线108，否则，对所述需要输入所述总线108的总线数据信号进行处理，得到符合所述总线108的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线108。当大小端配置信号指示的大小端模式为小端模式，而总线108同样为小端模式，此时，数据转换模块1092输出的数据信号为32’ hl2345678 ;当大小端配置信号指示的大小端模式为小端模式，而总线108同样为大端模式，此时，数据转换模块1092输出的数据信号为32，h87654321。[0094]本发明实施例还提供一种具有数字芯片的设备，所述数字芯片的结构如上述实施例所示，在此不再一一描述。
[0095]第六实施例:
[0096]对应于上述数字芯片，如图10所示，本发明的第六实施例还提供一种大小端模式配置方法，包括:
[0097]步骤1001，与外部配置模块连接；
[0098]步骤1002，通过大小端模式输入管脚接收所述外部配置模块输入的大小端模式配
置信号；
[0099]步骤1003，根据所述大小端模式配置信号指示的大小端模式对需要输入处理器的总线数据信号进行处理，得到符合所述大小端模式配置信号指示的大小端模式的第一数据信号，并将所述第一数据信号传输给所述处理器；
[0100]步骤1004，判断所述大小端模式配置信号指示的大小端模式与外设的大小端模式是否相同，如果是，执行步骤1005，否则执行步骤1006 ；
[0101]步骤1005，将需要输入所述外设的总线数据信号直接传输给所述外设；
[0102]步骤1006，对所述需要输入所述外设的总线数据信号进行处理，得到符合所述外设的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设。
[0103]需要说明的是，上述对处理器以及外设的大小端模式配置的步骤没有先后之分，上述实施例的步骤顺序仅是为了方便说明。
[0104]上述实施例提供的大小端配置方法，通过在数字芯片上设置的大小端模式输入管脚，接收外部配置模块输入的大小端模式配置信号，并根据大小端模式配置信号，对需要输入处理器以及外设的总线数据信号进行处理，使得数字芯片可以根据系统需求在大端模式和小端模式之间切换，从而将低了数字芯片在不同系统中软件和硬件大小端模式不一致带来的整个系统的优化成本，增强了数字芯片的兼容性，提高了系统设备的正确性和稳定性。
[0105]第七实施例:
[0106]如图11所示，本发明的第七实施例还提供一种大小端模式配置方法，包括:
[0107]步骤1101，与外部配置模块连接；
[0108]步骤1102，通过大小端模式输入管脚接收所述外部配置模块输入的大小端模式配
置信号；
[0109]步骤1103，根据所述大小端模式配置信号指示的大小端模式对需要输入所述处理器的总线数据信号进行处理，得到符合所述大小端模式配置信号指示的大小端模式的第一数据信号，并将所述第一数据信号传输给所述处理器；
[0110]步骤1104，判断所述大小端模式配置信号指示的大小端模式与所述外设的大小端模式是否相同，如果是，执行步骤1105，否则执行步骤1106 ；
[0111]步骤1105，将需要输入所述外设的总线数据信号直接传输给所述外设；
[0112]步骤1106，对所述需要输入所述外设的总线数据信号进行处理，得到符合所述外设的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设。
[0113]步骤1107，判断所述大小端模式配置信号指示的大小端模式与所述总线的大小端模式是否相同，如果是，执行步骤1108，否则执行步骤1109 ；
[0114]步骤1108，将需要传输给所述总线的总线数据信号直接传输给所述总线；[0115]步骤1109，对需要传输给所述总线的总线数据信号进行处理，得到符合所述总线的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线。
[0116]上述第六实施例和第七实施例中，在进行大小端模式配置之前，还可以对大小端模式配置信号进行稳定处理，即，所述通过大小端模式输入管脚接收所述外部配置模块输入的大小端模式配置信号之后还包括:根据接收到的外部复位信号和外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的大小端模式配置信号，并将所述具有异步复位值的大小端模式配置信号作为新的大小端模式配置信号。
[0117]以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种数字芯片，包括:处理器和外设，其特征在于，还包括: 大小端模式输入管脚，与外部配置模块连接； 接口模块，用于通过所述大小端模式输入管脚接收所述外部配置模块输入的大小端模式配置信号； 处理器配置模块，用于接收所述接口模块传输的所述大小端模式配置信号，对需要输入所述处理器的总线数据信号进行处理，得到符合所述大小端模式配置信号指示的大小端模式的第一数据信号，并将所述第一数据信号传输给所述处理器； 外设配置模块，用于接收所述接口模块传输的所述大小端模式配置信号，判断所述大小端模式配置信号指示的大小端模式与所述外设的大小端模式是否相同，如果是，将需要输入所述外设的总线数据信号直接传输给所述外设，否则，对所述需要输入所述外设的总线数据信号进行处理，得到符合所述外设的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设。
2.如权利要求1所述的数字芯片，其特征在于，还包括: 时钟复位模块，位于所述接口模块与所述处理器配置模块以及所述接口模块与所述外设配置模块之间，用于接收外部复位信号、外部时钟信号以及所述接口模块传输的所述大小端模式配置信号，根据所述外部复位信号和所述外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的大小端模式配置信号，并将所述具有异步复位值的大小端模式配置信号作为新的大小端模式配置信号传输给所述处理器配置模块和所述外设配置模块。
3.如权利要求1所述的数字芯片，其特征在于，所述外设配置模块包括: 第一数据指示处理模块 ，用于接收数据有效指示信号； 第一数据转换模块，用于接收总线数据信号、总线地址信号以及所述接口模块传输的所述大小端模式配置信号，当所述数据有效指示信号指示当前总线数据信号有效时，判断所述大小端模式配置信号指示的大小端模式与所述外设的大小端模式是否相同，如果是，将需要输入所述外设的总线数据信号直接传输给所述外设，否则，对所述需要输入所述外设的总线数据信号进行处理，得到符合所述外设的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设。
4.如权利要求1所述的数字芯片，其特征在于，还包括: 总线； 总线配置模块，用于接收所述接口模块传输的所述大小端模式配置信号，判断所述大小端模式配置信号指示的大小端模式与所述总线的大小端模式是否相同，如果是，将需要传输给所述总线的总线数据信号直接传输给所述总线，否则，对需要传输给所述总线的总线数据信号进行处理，得到符合所述总线的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线。
5.如权利要求4所述的数字芯片，其特征在于，还包括: 时钟复位模块，位于所述接口模块与所述总线配置模块之间，用于接收外部复位信号、外部时钟信号以及所述接口模块传输的所述大小端模式配置信号，根据所述外部复位信号和所述外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的大小端模式配置信号，并将所述具有异步复位值的大小端模式配置信号作为新的大小端模式配置信号传输给所述处理器配置模块、所述外设配置模块以及所述总线配置模块。
6.如权利要求4或5所述的数字芯片，其特征在于，所述总线配置模块包括: 第二数据指示处理模块，用于接收数据有效指示信号； 第二数据转换模块，用于接收总线数据信号、总线地址信号以及所述接口模块传输的所述大小端模式配置信号，当所述数据有效指示信号指示当前总线数据信号有效时，判断所述大小端模式配置信号指示的大小端模式与所述总线的大小端模式是否相同，如果是，将接收到的总线数据信号直接发送给所述总线，否则，对接收到的总线数据信号进行处理，得到符合所述总线的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线。
7.一种具有数字芯片的设备，其特征在于，所述数字芯片包括如权利要求1至6任一项所述的结构。
8.一种大小端模式配置方法，其特征在于，包括: 与外部配置模块连接；通过大小端模式输入管脚接 收所述外部配置模块输入的大小端模式配置信号； 对需要输入处理器的总线数据信号进行处理，得到符合所述大小端模式配置信号指示的大小端模式的第一数据信号，并将所述第一数据信号传输给所述处理器； 判断所述大小端模式配置信号指示的大小端模式与外设的大小端模式是否相同，如果是，将需要输入所述外设的总线数据信号直接传输给所述外设，否则，对所述需要输入所述外设的总线数据信号进行处理，得到符合所述外设的大小端模式的第二数据信号，并将所述第二数据信号传输给所述外设。
9.如权利要求8所述的大小端模式配置方法，其特征在于，所述通过大小端模式输入管脚接收所述外部配置模块输入的大小端模式配置信号之后还包括: 判断所述大小端模式配置信号指示的大小端模式与总线的大小端模式是否相同，如果是，将需要传输给所述总线的总线数据信号直接传输给所述总线，否则，对需要传输给所述总线的总线数据信号进行处理，得到符合所述总线的大小端模式的第三数据信号，并将所述第三数据信号传输给所述总线。
10.如权利要求8或9所述的大小端模式配置方法，其特征在于，所述通过大小端模式输入管脚接收所述外部配置模块输入的大小端模式配置信号之后还包括: 根据接收到的外部复位信号和外部时钟信号对所述大小端模式配置信号进行时钟同步处理，得到具有异步复位值的的大小端模式配置信号，并将所述具有异步复位值的作为新的大小端模式配置信号。
【文档编号】G06F13/42GK103576739SQ201210273328
【公开日】2014年2月12日 申请日期:2012年8月2日 优先权日:2012年8月2日
【发明者】蒋建平 申请人:中兴通讯股份有限公司