专利名称：I/o单元及集成电路芯片的制作方法
技术领域：
本发明涉及半导体集成电路设计领域，特别涉及I/O单元及集成电路芯片。
背景技术：
随着半导体器件功能的日趋复杂及尺寸的日趋减小，其所能承受的静电放电 (ESD，Electro Static Discharge)电压的上限值也不断减小。因而，在半导体集成电路设 计时，经常采用各种静电放电保护设计对于集成电路芯片内部的半导体器件进行保护。目前，比较常用的一种静电放电保护设计是在集成电路芯片的输入/输出(I/ 0)单元中集成静电放电保护电路，并将所述静电放电保护电路与I/O单元中的相应焊盘 (PAD)相连。图1为现有技术的一种I/O单元的结构示意图。参照图1所示，所述I/O单元 包括纵向相邻分布的焊盘10、N型静电放电保护电路20、P型静电放电保护电路30及I/ 0逻辑电路40。其中，N型静电放电保护电路20指由NMOS管构成的静电放电保护电路，P 型静电放电保护电路30指由PMOS管构成的静电放电保护电路，I/O逻辑电路40通常包括 一些输入/输出的接口电路，例如电压泵等。所述N型静电放电保护电路20处布局有接地 线50，所述P型静电放电保护电路30处布局有电源线60。所述N型静电放电保护电路20 和所述P型静电放电保护电路30可根据实际的静电放电保护需求而择一与焊盘相连，或共 同与焊盘相连。所述I/O单元由于其纵向相邻分布而具有较好的布局对称性，非常适合于采用这 种I/O单元的集成电路芯片进行自动布局布线。图2所示为具有上述I/O单元的一种集成 电路芯片结构示意图。参照图2所示，通过将所述I/O单元添加至自动布局布线软件的单 元库中，则自动布局布线软件就可根据集成电路芯片1中核心电路的位置及剩余的可布局 布线面积，对所述I/O单元的位置进行自动分配，并根据设计进行自动布线。然而，从图2中也可看到，虽然所述I/O单元的纵向相邻分布结构具有较好的布局 对称性，但基于避免产生闩锁效应的设计规则，P型静电放电保护电路和N型静电放电保护 电路之间必需保留很大间距。如此，I/O单元所占面积很大，使得集成电路芯片1的核心电 路区域(图2中虚线框范围)的可布局布线面积很小，大大增加了所述核心电路区域的布 局布线难度，因此在布局布线时会产生大量的空间浪费。同时，由于I/O单元所占面积很大 造成了集成电路芯片1转角浪费的面积也很大，因此整个集成电路芯片1的面积会大大增 加。
发明内容
本发明解决现有技术包含静电放电保护电路的I/O单元面积较大，使得集成电路 芯片中核心电路区域的可布局布线面积很小且集成电路芯片面积很大的问题。为解决上述问题，本发明提供一种I/O单元，包括横向分布的N型静电放电保护 电路、P型静电放电保护电路、焊盘以及I/O逻辑电路，其中N型静电放电保护电路和P型 静电放电保护电路由焊盘隔离，N型静电放电保护电路与接地线相连，P型静电放电保护电路与电源线相连。相应地，本发明还提供一种包括上述I/O单元的集成电路芯片，其中，各相邻I/O 单元中相邻部分为同类型电路。与现有技术相比，上述I/O单元及集成电路芯片具有以下优点灵活运用焊盘隔 离了 N型静电放电电路和P型静电放电电路，满足了避免产生闩锁效应的设计规则，则I/O 单元的面积就可减小很多。相应地，也能够提供集成电路芯片中核心电路区域较大的可布 局布线面积，减小了所述核心电路区域的布局布线的难度。并且，由于I/O单元面积的减小，在核心电路区域面积一定的情况下，所述集成电 路芯片具有更小的面积。
图1是现有技术的一种I/O单元的结构示意图；图2是具有图1所示I/O单元的一种集成电路芯片的结构示意图；图3是本发明I/O单元的一种实施例的结构示意图；图4是图3所示I/O单元应用于集成电路芯片的一种实施例示意图。
具体实施例方式参照图3所示，本发明I/O单元的一种实施例包括横向相邻分布的N型静电放电 保护电路200、焊盘100、P型静电放电保护电路300以及I/O逻辑电路400。其中，N型静 电放电保护电路200指由NMOS管构成的静电放电保护电路，P型静电放电保护电路300指 由PMOS管构成的静电放电保护电路，I/O逻辑电路400通常包括一些输入/输出的接口电 路，例如电压泵等。所述N型静电放电保护电路200与接地线连接。具体地说，所述接地线 包括第一接地线501和第二接地线502，所述第一接地线501和第二接地线502垂直相连， 所述N型静电放电保护电路200与所述第一接地线501相连。所述P型静电放电保护电路 300与电源线连接。具体地说，所述电源线包括第一电源线601和第二电源线602，所述第 一电源线601和第二电源线602垂直相连，所述P型静电放电保护电路300与所述第一电 源线601相连。所述第一接地线501与N型静电放电保护电路200的连接方式以及第一电 源线601与P型静电放电保护电路300的连接方式，可以是图3所示的第一接地线501覆 盖所述N型静电放电保护电路200、第一电源线601覆盖所述P型静电放电保护电路300的 方式，也可以是通过导线连接的非覆盖的连接方式(图3未示)。此外，第二接地线502及 第二电源线602的上下位置可根据实际设计需求而调整。上述实施例中，N型静电放电保护电路200和P型静电放电保护电路300由焊盘 100隔离，因此能够借用焊盘尺寸满足避免产生闩锁效应的设计规则。由此，所述I/O单元 中的N型静电放电保护电路200、焊盘100、P型静电放电保护电路300以及I/O逻辑电路 400都可保持较小的间距。例如，可在集成电路芯片的设计要求允许的前提下，使得各部分 都保持工艺上的最小间距。从而，所述I/O单元的面积就可较大程度地减小。以下通过图3所示I/O单元应用于集成电路芯片的实例进行进一步说明。参照图4所示，集成电路芯片2具有6个引脚，所述6个引脚各自通过集成电路芯 片2中的6个I/O单元中的焊盘引出。所示6个I/O单元分布于所述集成电路芯片2的周边，其中一个I/O单元还分布于集成电路芯片2的转角处，各I/O单元中的第二接地线502 和第二电源线602各自相连。并且，相邻的I/O单元中相邻部分均为同类型电路。例如，核 心电路区域(虚线框范围)上方的两个相邻的I/O单元中，相邻部分都为I/O逻辑电路。而 核心电路区域下方的三个相邻的I/O单元中，两个相邻部分分别都为I/O逻辑电路和N型 静电放电保护电路。对比图2和图4可以发现，对于同样是6个引脚的集成电路芯片，本发明实施例的 I/O单元相对于现有技术的I/O单元，不仅在集成电路芯片2的周边，而且在集成电路芯片 2的转角处，其面积都有了较大的减小。具体地说，不同于现有技术的I/O单元结构，本实施例的I/O单元可以横向放置在 集成电路芯片2中，大大减小了 I/O单元所占的面积，I/O单元所占面积的减小使得可用于 核心电路布局布线的区域更趋于正方形，在降低布局布线难度的同时，可以使得这些布线 区域的利用率最大化，也就减少了核心电路的面积。同时I/O单元所占面积的减小使得在 集成电路芯片2转角处所用掉的转角面积也比以前大大减小。并且，图4中第二接地线502和第二电源线602都有各自独立的布线空间，其间并 不包含任何电路，相应可选择更多的金属层来构成第二接地线502和第二电源线602。从 而，对于布线资源的调配也更有利。从另一方面来说，对于同样的核心电路面积，由于本发明实施例的I/O单元的面 积远小于现有技术的I/O单元的面积，因此采用本发明实施例的I/O单元的集成电路芯片 的面积也要远小于采用现有技术的I/O单元的集成电路芯片的面积。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。
权利要求
1.一种I/O单元，其特征在于，包括横向分布的N型静电放电保护电路、P型静电放电 保护电路、焊盘以及I/O逻辑电路，其中N型静电放电保护电路和P型静电放电保护电路由 焊盘隔离，N型静电放电保护电路与接地线相连，P型静电放电保护电路与电源线相连。
2.如权利要求1所述的I/O单元，其特征在于，所述接地线包括第一接地线和第二接地 线，所述第一接地线和第二接地线垂直相连，所述第一接地线和N型静电放电保护电路相 连。
3.如权利要求2所述的I/O单元，其特征在于，所述第一接地线覆盖N型静电放电保护 电路。
4.如权利要求2所述的I/O单元，其特征在于，所述电源线包括第一电源线和第二电源 线，所述第一电源线和第二电源线垂直相连，所述第一电源线和P型静电放电保护电路相 连。
5.如权利要求4所述的I/O单元，其特征在于，所述第一电源线覆盖P型静电放电保护 电路。
6.一种包括权利要求1至5任一项所述的I/O单元的集成电路芯片，其中，各相邻I/O 单元中相邻部分为同类型电路。
7.一种包括权利要求4所述的I/O单元的集成电路芯片，其中，各相邻I/O单元中的第 二接地线、第二电源线各自相连。
全文摘要
一种I/O单元及集成电路芯片。所述I/O单元包括横向分布的N型静电放电保护电路、P型静电放电保护电路、焊盘以及I/O逻辑电路，其中N型静电放电保护电路和P型静电放电保护电路由焊盘隔离，N型静电放电保护电路与接地线相连，P型静电放电保护电路与电源线相连。所述I/O单元的面积较小，相应提供给集成电路芯片的核心电路区域的可布局布线面积更大，减小了核心电路区域布局布线的难度。在核心电路面积一定的情况下，包括所述I/O单元的集成电路芯片具有更小的面积。
文档编号G11C7/24GK102054523SQ20091019846
公开日2011年5月11日 申请日期2009年11月4日 优先权日2009年11月4日
发明者何军, 单毅 申请人:上海宏力半导体制造有限公司