集成电路角落的使用方法与流程

本发明涉及一种使用方法，特别是涉及一种集成电路角落的使用方法。

背景技术：

通常集成电路在设计时是会被设计成正方形，也有少数被设计成长方形的。

无论集成电路的晶粒(Die)被设计成正方形或者长方形都有四个角落(Corner)，被标记为Core的为内核区域，现在集成电路角落的使用方案概括起来有以下几种：

一，空置，就是什么都不放；

二，选择一个角落放置芯片的标记信息(LOGO)；

三，保护环(Guardring)；

四，前述三条中任意两条同时使用；

五，前述第一，第二，第三三条同时使用。

容易发现即使按照前述的第五条来利用集成电路的角落，也是存在硅片的浪费的。

特别是对于集成电路的电源、地及输入输出端口比较多的情况：为叙述方便，集成电路版图中“电源、地及输入输出端口”所对应的区域以下简称为IO-RING。

现有技术会存在一个“内核区”(Core)和外围用于放置电源、地及输入输出端口的“IO-RING”以及四个角落(Corner)；如果有较多的电源、地及输入输出端口而导致的集成电路外围一圈安排这些电路(电源、地及输入输出)特别紧张，这时通常会把实现同样功能(防静电，防止闩锁效应)的IO-RING电路横向压缩、纵向拉伸，最终成为“瘦高”型的；如此一来，“瘦高”型的IO-RING集成电路的角落的面积是大于两侧都是“矮胖”型的IO-RING所形成的角落的面积。

当两侧都是这种“瘦高”型IO-RING时，两边“瘦高”型的IO-RING就形成一个更大面积的集成电路角落(Corner)，该角落所占用的硅片面积势必比较大，这类比较大面积的集成电路角落对应的硅片面积被浪费是很可惜的。

技术实现要素：

本发明所要解决的技术问题是提供一种集成电路角落的使用方法，其可提升集成电路硅片面积的有效使用率。

本发明是通过下述技术方案来解决上述技术问题的：一种集成电路角落的使用方法，其特征在于，其包括以下步骤：

步骤一，角落放置电源和地的环线，用符合挖槽设计规则的金属连线衔接两个互为垂直方向IO-RING对应的电源线和地线；

步骤二，在步骤一所述电源线金属线区域的正下方放置用于防止闩锁效应的N-Well及N-tap，打上足够多的欧姆接触，并通过金属及过孔连至该较宽金属电源线；

步骤三，在一条所述地线金属线区域的正下方放置用于防止闩锁效应的P-Well及P-tap，打上足够多的欧姆接触空，并通过金属及过孔连至该较宽金属地线；

步骤四，在符合晶圆代工厂防止闩锁效应设计规则的条件下修改前面步骤一至步骤三；

步骤五，按照晶圆代工厂版图图层设计规则绘制符合最小规则的测试版图，将这些待测试的图层绘制的版图放置在集成电路的角落；

步骤六，放置该集成电路信息的标记或者用于集成电路封装时定位的标记；

步骤七，如果想要测试晶圆代工厂的某项工艺参数，也可以设计特定的电路并连上金属焊点，把这个模块放置在集成电路的角落，等待流片回来测试。

优选地，所述角落的数量为四个，四个角落内所放置的电路不能完全一样。

本发明的积极进步效果在于：本发明可提升集成电路硅片面积的有效使用率，结构简单，降低成本。

附图说明

图1为本发明集成电路角落的使用方法形成的集成电路结构示意图。

具体实施方式

下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。

本发明集成电路角落的使用方法包括以下步骤：

步骤一，角落(Corner)放置电源和地的环线，用符合挖槽(Slot)设计规则的金属连线衔接两个互为垂直方向IO-RING对应的电源线和地线；

步骤二，在步骤一所述电源线金属线区域的正下方放置用于防止闩锁效应(Latch-Up)的N-Well(N阱)及N-tap(N塞)，打上足够多的欧姆接触(Contact)，并通过金属及过孔连至该较宽金属电源线；

步骤三，在步骤一所述地线金属线区域的正下方放置用于防止闩锁效应(Latch-Up)的P-Well(P阱)及P-tap(P塞)，打上足够多的欧姆接触空(Contact)，并通过金属及过孔连至该较宽金属地线；

步骤四，在符合晶圆代工厂防止闩锁效应(Latch-Up)设计规则的条件下修改前面步骤一至步骤三，目的是为了使被修改的角落可以放置如下电路：

(1)电源启动电路(Power On Reset)；

(2)晶体震荡电路(Crystal)；

(3)带隙基准电路(Band-gap)；

(4)运算放大器电路(Operational Amplifier)；

(5)有特别需要的晶体管、电阻、电容等电路元器件；

(6)测试用电路或者晶体管、电阻、电容等电路元器件；

(7)与需要测试电路相连接的金属焊点(PAD)。

本条目所列举的电路或者元器件不是本方法要求必须放置的，而是根据角落可使用面积的大小做版图的修改和调整来综合考虑放置它们的可行性来定夺的；如果有些元器件比较敏感，对周围环境的要求比较苛刻，放置角落可能会影响其电路本身的性能，这种电路就不要放置在角落了；

步骤五，按照晶圆代工厂版图图层设计规则绘制符合最小规则的测试版图(主要是测试单图层的最细线宽，最窄间隔)，将这些待测试的图层绘制的版图放置在集成电路的角落；

步骤六，放置该集成电路信息的标记(LOGO)或者用于集成电路封装时定位的标记；

步骤七，如果想要测试晶圆代工厂的某项工艺参数，也可以设计特定的电路(目的是为了检测该工厂的工艺参数)并连上金属焊点(PAD)，把这个模块放置在集成电路的角落，等待流片回来测试。

为避免芯片封装时没有识别标记，利用四个角落(Corner)时，四个角落(Corner)内所放置的电路不能完全一样。

本发明集成电路角落的使用方法形成的结构如图1所示，其中LOGO表示标记，Module表示模块，VSS-Ring表示VSS环，VDD-Ring表示VDD环。在角落放置晶体管、电阻、电容等电路设计、防静电、抗闩锁或测试所用的元器件；或者把实现特定功能的小模块单元从Core区域搬过来放置在集成电路的角落(Corner)区域里；设计特定的电路来测试晶圆代工厂某项工艺参数的电路，把它放置在集成电路的角落(Corner)区域里以便流片回来测试。设计想要测试的图层版图放置在集成电路的角落(Corner)区域里以便流片回来显微镜下观看、测试、评估对应的图层。

以上所述的具体实施例，对本发明的解决的技术问题、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。