集成电路的制作方法
【技术领域】
[0001]本实用新型涉及集成电路领域，并且更特别地涉及包括半导体电阻器的集成电路。
【背景技术】
[0002]在例如硅的半导体衬底上的经扩散或注入的电阻器可能由于压电电阻率现象而对机械应力敏感。因此，在集成电路(IC)中的增加的应力可能导致电参数的增加的变化，而且会发生功能故障。例如，硅和封装材料的导热系数的差异可能是引起几何变形的内部应力的来源。此外，封装工艺和IC的封装体可能是IC上的应力的来源。
[0003]美国专利第7，437，260号公开了使用由一系列P掺杂电阻器和N掺杂电阻器组成的半导体电阻器的特定布局，每个都是L形，而且其中非常精确的所选固定比率可以理论地消除在给定温度下的平面应力依赖性。一般来说，该所选固定缩放比率取决于温度和掺杂浓度。然而，由于半导体制造工艺中的易变性，可能存在电阻器失配，而且比率不可能非常精确，而必须根据温度修改。事实上，N掺杂和P掺杂工艺是两个受易变性影响的不同的且连续的操作，所以不能实现非常精确的缩放比率。
[0004]因而，由于在IC的工作时间期间的制造工艺易变性和温度变化，可能特别需要获得对于缩放因子/比率的增强控制，以减小/消除平面应力灵敏度。
【实用新型内容】
[0005]本实用新型的目的就在于，提供一种改进的集成电路，以克服上述现有技术中的问题。
[0006]集成电路可包括:半导体衬底，以及半导体电阻器。半导体电阻器可包括在半导体衬底中并具有第一导电性类型的阱、在阱中具有L形并具有第二导电性类型的第一电阻性区域、以及与第一电阻性区域相关联的调节元件。IC还可包括在半导体衬底上的电阻补偿电路。电阻补偿电路可以被配置为测量第一电阻性区域的初始电阻，并基于测得的初始电阻在调节元件处产生电压，以调节第一电阻性区域的工作电阻。因此，应力例如平面应力可以被减小。
[0007]半导体电阻器还可包括在半导体衬底中的第二电阻性区域，例如，该第二电阻性区域邻近阱，具有第一导电性类型，具有L形，并耦合到第一电阻性区域。IC还可包括被耦合在第一电阻性区域与第二电阻性区域之间的测试元件。
[0008]调节元件可包括在第二电阻性区域的至少一部分之上的绝缘层以及在绝缘层之上的导电层。例如，调节元件可包括在第一电阻性区域的至少一部分之上的绝缘层以及在绝缘层之上的导电层。调节元件还可包括在阱中的掺杂区域以及被耦合到掺杂区域的接触件，该掺杂区域具有第一导电性类型并具有比阱更高的掺杂浓度。
[0009]IC还可包括在半导体衬底上并耦合到电阻补偿电路的温度传感器。例如，电阻补偿电路可以被配置为基于温度传感器在调节元件处产生电压。
[0010]电阻补偿电路可包括处理器以及耦合到处理器的存储器。存储器可以被配置为存储至少一个电阻补偿值。例如，第一电阻性区域可具有蜿蜒的形状。
[0011]根据本实用新型的一个方面，提供一种集成电路，包括:半导体衬底;半导体电阻器，包括在所述半导体衬底中并具有第一导电性类型的阱，在所述阱中具有L形和第二导电性类型的第一电阻性区域，以及与所述第一电阻性区域相关联的调节元件；以及电阻补偿电路，在所述半导体衬底上并且被配置为测量所述第一电阻性区域的初始电阻，以及基于测得的初始电阻在所述调节元件处产生电压，以调节所述第一电阻性区域的工作电阻。
[0012]根据本实用新型的另一个方面，提供一种集成电路，包括:半导体衬底；多个半导体电阻器，每个半导体电阻器包括在所述半导体衬底中并具有第一导电性类型的阱，在所述阱中具有L形和第二导电性类型的第一电阻性区域，以及与所述第一电阻性区域相关联的调节元件；以及温度传感器，在所述半导体衬底上；电阻补偿电路，在所述半导体衬底上并被耦合至所述温度传感器，所述电阻补偿电路被配置为测量每个第一电阻性区域的初始电阻，以及基于测得的初始电阻和所述温度传感器在所述调节元件处产生电压，以调节每个第一电阻性区域的工作电阻。
[0013]根据本实用新型的方案，可以提供一种能够减小/消除平面应力影响的改进的集成电路。
【附图说明】
[0014]图1是根据本实用新型实施例的IC的示意性框图。
[0015]图2是图1的IC的示例性半导体电阻器的平面视图。
[0016]图3是图2沿线3-1的半导体电阻器的示意截面图。
[0017]图4是根据本实用新型另一实施例的示例性半导体电阻器的平面视图。
[0018]图5是图4沿线5-1的半导体电阻器的示意性截面图。
[0019]图6是根据本实用新型另一实施例的示例性半导体电阻器的平面视图。
[0020]图7是图6的半导体电阻器的一部分的示意性截面图。
[0021 ]图8是根据本实用新型另一实施例的示例性半导体电阻器的平面视图。
[0022]图9是根据本实用新型另一实施例的示例性半导体电阻器的平面视图。
[0023]图10是根据本实用新型另一实施例的示例性半导体电阻器的平面视图。
[0024]图11是根据本实用新型实施例的用于调节IC的系统的示意性框图。
【具体实施方式】
[0025]下文中将参照附图更加全面地描述本实用新型，其中示出了本实用新型的优选实施例。然而，本实用新型可以按许多不同方式实施，并不应被解释为限制为本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将本实用新型的范畴完全传达给所属领域的技术人员。相同附图标记始终表示相同的元件，并且一百的增量的前置符号和数字在不同的实施例中表示相同的元件。
[0026]最初参考图1至图3，集成电路(IC)1说明性地包括半导体衬底11以及半导体电阻器20a-20n。每个半导体电阻器20a-20n包括在半导体衬底11中的阱21。阱21具有第一导电性类型，例如，η型阱。半导体衬底11可具有与阱21相反的导电性类型，例如P型，如在下文中将要详述的。
[0027]每个半导体电阻器20a_20n还包括在阱21中的第一电阻性区域22。第一电阻性区域22具有L形，更具体地，是蜿蜒的形状。每个第一电阻性区域22具有第二导电性类型，其与第一导电性类型相反，例如P型。
[0028]每个半导体电阻器20a_20n还包括在半导体衬底11中的第二电阻性区域23，其邻近阱21，更具体地说，是横向邻近阱并在半导体衬底内与阱隔开。第二区域具有第一导电性类型，即η型，并具有L形。绝缘层26承载在第一电阻性区域20及第二电阻性区域23和阱21之上。
[0029]每个半导体电阻器20a_20n还包括与第一电阻性区域22相关联的调节元件25。调节元件25可包括在阱21中的掺杂区域27。掺杂区域27具有第一导电性类型，S卩η型，但是比阱具有更高的掺杂浓度。调节元件25还包括接触件或过孔31，接触件或过孔31穿过绝缘层26耦合到掺杂区域27。
[0030]测试元件24耦合在第一电阻性区域22与第二电阻性区域23之间。换句话说，第一电阻性区域22和第二电阻性区域23通过测试元件24而耦合。测试元件24可以是延伸穿过绝缘层26的接触件的形式。
[0031]在