专利名称：检测双向总线竞争的电子装置及其相关方法
技术领域：
本发明涉及一种检测总线竟争的电子装置及其相关方法，特别涉及一种 用于一半双工总线中检测总线竟争的电子装置及其相关方法。
背景技术：
总线为一传输接口，用来传送两个或数个电子装置之间的数据。 一般来 说，总线可分为单向及双向，单向总线仅能由曱端传送数据至乙端，无法由 乙端传送数据至曱端，而双向总线允许曱乙两端互传数据。对于一芯片元件 而言，使用双向总线的好处是比使用单向总线需要较少的针脚。
请参考
图1，图1为现有一主从系统10的功能方块图。主从系统10通 过一半双工的双向总线12进行一主装置14与一从属装置16之间的数据传 输。主装置14包含一传送器142及一接收器144,而从属装置16包含一传 送器162及一接收器164。在正常运作下，当传送器142输出一lt据信号Sl 时，接收器164进行接收而传送器162必须停止传送数据；当传送器162输 出一数据信号S2时，接收器144进行接收而传送器142必须停止传送数据。 简言之，在正常传送机制下，双向总线12在单一时间内仅能容许一端装置进 行驱动。因此，为了驱动双向总线12，主装置14与从属装置16必须进行竟 争(Contention),然而在竟争期间中传送信号转态时，双向总线12可能被 两端装置同时驱动或同时放弃驱动，因而造成驱动双向总线12失败。举例来 说，数据信号S1与数据信号S2若同时被传送至双向总线12，则两信号的转 态形成抵消作用，造成接收器164与接收器144接收失败。
发明内容
因此，本发明提供一种用于一双向总线中检测总线竟争的电子装置及其 相关方法，以避免因总线竟争而导致输出数据至双向总线失败。
本发明揭露一种用于一双向总线中检测总线竟争的电子装置，其包含有 一输出端、 一输入端、 一数据输出单元、 一比较时序控制器及一比较单元。该输出端耦接于该双向总线，用来输出一输出数据信号至该双向总线。该输 入端耦接于该输入端及该双向总线，用来从该双向总线接收一接收数据信号。 该数据输出单元用来提供该输出数据信号。该比较时序控制器较佳地为 一延 迟单元，用来根据该输出数据信号，产生一比较时序信号。该比较单元耦接 于该输入端、该数据输出单元及该比较时序控制器，用来根据该比较时序信 号，比较该接收数据信号与该输出数据信号，以判断该双向总线的总线竟争 状态。
本发明另揭露一种用于一双向总线中检测总线竟争的方法。该双向总线 传送一输出数据信号或接收一接收数据信号。该方法包含在该双向总线传送
该输出数据信号之前，根据该输出数据信号，产生一比较时序信号；以及根 据该比较时序信号，比较该接收数据信号与该输出数据信号，以判断该双向 总线的碰撞状态。
本发明另揭露一种一种用于一双向总线中检测总线竟争的电子装置，其 包含有一输出端、 一输入端、 一数据输出单元、 一取样时序产生器、 一取样 单元、 一检测时序产生器及一比较单元。该输出端耦接于该双向总线，用来 输出一输出数据信号至该双向总线。该输入端耦接于该输入端及该双向总线， 用来从该双向总线接收一接收数据信号。该数据输出单元用来提供该输出数 据信号。该取样时序产生器耦接于该数据输出单元，用来根据该输出数据信 号，产生一取样时序信号。该取样单元耦接于该数据输出单元及该取样时序 产生器，用来根据该取样时序信号，取样该输出数据信号，以产生一取样数 据。检测时序产生器耦接于该数据输出单元，用来根据该输出数据信号，产 生一检测时序信号。该比较单元耦接于该输入端、该取样单元及该;险测时序 产生器，用来根据该检测时序信号，比较该接收数据信号与该取样数据，以 判断该双向总线的总线竟争状态。
本发明另揭露一种用于 一双向总线中检测总线竟争的方法。该双向总线 传送一输出数据信号或接收一接收数据信号。该方法包含有根据该输出数据 信号，产生一取样时序信号；根据该取样时序信号，取样该输出数据信号， 以产生一取样数据；当该输出数据信号转态时，产生一检测时序信号；以及 根据该检测时序信号，比较该接收数据信号与该取样数据，以判断该双向总 线的总线竟争状态。图1为现有一主从系统的功能方块图。
图2为本发明第一实施例一电子装置的功能方块图。
图3为根据图1 一流程的功能方块图。
图4为本发明实施例图1的电子装置中相关信号的波形示意图。
图5为本发明第二实施例一电子装置的功能方块图。
图6为本发明实施例图5的电子装置中相关信号的波形示意图。
图7为根据图5 —流程70的功能方块图。
附图符号说明
10主/人系统
12双向总线
14主装置
16从属装置
142、162传送器'
144、164接收器
Sl、S2数据信号
20、50电子装置
22、24双向连结^各径
0UT1、0UT2输出端
IN1、IN2输入端
200、202输出緩沖器
210、212输入緩冲器
220时钟产生器
230数据解码器
240数据输入单元
242、500数据输出单元
250比4交时序控制器
260、540比较单元
SRP、SRN接收数据信号
CLK时钟信号
SOP、SON输出数据信号ST 转态信号
SCT 比较时序信号
Tl 延迟时间
T2、 T3 时间
510 取样时序产生器
520 取样单元
530 检测时序产生器
S-SMTP、 S —SM頂 取样时序信号
S0P-SM、 SON—SM 取样信号
S—DTP、 S-DTN 4企测时序信号
30、 70 流程
300、 302、 304、 306、 308、 700、 702、 704、 706、 708、 710步骤
具体实施例方式
请参考图2，图2为本发明第一实施例一电子装置20的功能方块图。电 子装置20为一从属(Slave)装置，用于检测一半双工双向总线的双向连结 路径22及24的总线竟争，其包含有输出端0UT1及OUT2、输入端IN1及IN2、 输出緩沖器200及202、输入緩冲器210及212、 一时钟产生器220、 一数据 解码器230、 一数据输入单元240、 一数据输出单元242、 一比较时序控制器 250及一比较单元260。输入端IN1及IN2分别从双向连结路径22及24接收 接收数据信号SRP及SRN，并由输入緩冲器210及212(皆为一史密斯触发器) 根据多个预设信号电平，决定接收数据信号SRP及SRN的信号电平，以进行 信号等化。不论任何接收或输出数据信号，双向连结路径22及24上所传送 的两信号为互补信号，即一双向连结路径传送一 "0"态的数据信号时，另一 双向连结路径则传送一 "1"态的数据信号。藉由此特性，时钟产生器220可 对接收数据信号SRP及SRN进行互斥或(Exclusive 0R， XOR )的逻辑运算， 以产生一内含的时钟信号CLK，作为电子装置20的系统时钟。数据解码器230 根据时钟信号CLK,解码出接收数据信号SRP及SRN的内含指令。数据输入 单元240再将数据解码器230所解出的指令送至后端装置(如中央处理器)。 数据输出单元242提供来自后端装置的输出数据信号SOP及SON。输出緩冲 器200及202分别寄存输出数据信号SOP及SON，并由输出端0UT1及OUT2输出至双向连结路径22及24。
为了检测总线竟争，数据输出单元242在输出数据信号SOP及SON的任 何一信号进行一信号转态时，产生一转态信号ST。比较时序控制器25Q较佳 地由延迟单元实现之，其用来延迟转态信号ST,以产生一比较时序信号SCT。 比较单元260根据比较时序信号SCT，分别比较接收数据信号SRP与输出数 据信号SOP,以及接收数据信号SRN与输出数据信号SON,以判断双向连结路 径22及24的总线竟争状态，其判断原理如下。当输出数据信号SOP输出至 双向连结路径22时，由于输出端0UT1耦接于输入端INI,因此在没有碰撞 的状态下，比较单元260所接收的接收数据信号SRP与输出数据信号SOP的 波形会相同。相反地，在出现碰撞的情况下，由于双向连结路径22上的输出 数据信号SOP受另一端装置驱动的影响而产生信号变化，因此比较单元260 所接收的接收数据信号SRP与输出数据信号SOP的波形会不同。
请参考图3，图3为本发明实施例一流程30的功能方块图。流程30实 现于电子装置20中，用来检测双向连结路径22的总线竟争。由上可知，双 向连结路径22传送输出数据信号SOP或接收接收数据信号SRP。流程30包 含有下列步骤
步骤300:开始。
步骤302:当输出数据信号SRP进行一信号转态时，产生转态信号ST。 步骤304:根据转态信号ST，产生比较时序信号SCT，其落后该信号转 态一延迟时间Tl。
步骤306:根据比较时序信号SCT,比较接收数据信号SRP与输出数据信 号S0P，以判断双向连结3各径22的石並撞状态。 步骤308:结束。
根据流程30,当输出数据信号SRP进行信号转态时，本发明实施例即产 生转态信号ST,并据此产生一时序落后于转态信号ST延迟时间Tl的比较时 序信号SCT，以进行接收数据信号SRP与输出数据信号SOP的逻辑状态比较， 进而判断碰撞状态。由于流程30实现于电子装置20，因此详细流程请参考 上文，在此不再赘述。此外，流程30亦适用于;f全测双向连结^4圣24的总线 竟争。
请参考图4,图4为本发明第一实施例电子装置20中相关信号的波形示 意图。相关信号的波形由上至下为输出数据信号SOP及SON，以及时钟信号CLK。时钟信号CLK系对输出数据信号SOP及SON进行互斥或的逻辑运算而得。 图4仅以输出数据信号SOP的其中的一信号转态来说明本发明概念。由图4 可知，在时间T2时，输出数据信号SOP转态，且数据输出单元244产生转态 信号ST。在延迟时间Tl后，比较时序控制器250产生比较时序信号SCT以 进行信号比较。较佳地，延迟时间Tl小于两连续信号转态的时间差，亦即时 间T2及T3的时间差。
因此，由上述说明可知，本发明实施例系先检测输出数据信号的转态， 并在转态之后一段延迟时间，再比较接收数据信号与输出数据信号。
特别注意的是，图2的比较时序控制器250产生比较时序信号SCT的方 式仅作为本发明实施例，并不局限本发明范畴。比较时序控制器250可根据 输出数据信号的特性(如转态时间、信号差等等)或对输出数据信号进行信 号处理，来产生比较时序信号，以控制比较单元的比较时序。
'请参考图5，图5为本发明第二实施例一电子装置50的功能方块图。电 子装置50大致与电子装置20相同，两者不同之处在于用来检测总线竟争的 元件，其中，与电子装置20相同的元件以相同符号表示，其具有相同的功能 与操作，故不另赘述。电子装置50亦具有检测双向连结路径22及24的总线 竟争的功能，其包含有输出端0UT1及0UT2、输入端IN1及IN2、输出緩沖器 200及2。2、 一输入緩冲器210及212、 一时钟产生器220、 一数据解码器230、 一数据输入单元240、 一数据输出单元500、 一取样时序产生器510、 一取样 单元520、 一检测时序产生器530及一比较单元540。
数据输出单元500用来提供输出数据信号SOP及SON给取样时序产生器 510、取样单元520及检测时序产生器530。取样时序产生器510根据输出数 据信号SOP的一信号转态，产生一取样时序信号S-SMTP,及根据输出数据信 号SON的一信号转态，产生一取样时序信号S —SMTN。取样单元520根据取样 时序信号S —SMTP或S-SMTN,分别取样输出数据信号SOP或SON，以产生取样 信号SOP—SM或SON—SM给比较单元540。检测时序产生器530于输出数据信 号SOP转态时，产生一检测时序信号S_DTP,或于输出数据信号SON转态时， 产生一检测时序信号S-DTN。比较单元540根据检测时序信号S—DTP或S-DTN, 比较接收数据信号SRP与输出数据信号SOP-SM或接收数据信号SRN与输出数 据信号SON-SM,以判断双向连结路径22及24的总线竟争状态。此外，在此 请注意，为了正确地进行比较操作，比较单元54Q会忽略检测时序产生器530于输出数据信号SOP及SON第一次转态时，所产生的检测时序信号，当然， 这样的操作仅为本发明的一实施例，业者亦可于此检测时序信号进行比较操 作，如此亦不违背本发明的精神。
请参考图6,图6为本发明第二实施例电子装置50中相关信号的波形示 意图。相关信号的波形由上至下为输出数据信号S0P及S0N、输出端0UT1及 0UT2的信号、取样时序信号S-SMTP或S —SMTN、取样信号S0P-SM或S01SM 以及检测时序信号S—DTP或S-DTN。由于负载效应，输出数据信号S0P及S0N 经由输出緩冲器200及202输出后的波形如输出端0UT1及0UT2的信号所示。 以双向连结路径22的相关信号为例，当输出数据信号SOP转态时，取样时序 信号S —SMTP产生以取样数据信号SOP,进而产生取样信号SOP—SM。另 一方面， 每次输出数据信号SOP转态时，检测时序信号S-DTP产生以进行接收数据信 号SRP与取样信号SOP—SM的比较。此外，如前所述，本发明会忽略输出数据 信号SOP及SON第一次转态时所产生的检测时序信号S_DTP/ S —DTN，因此这 两信号便不另绘示于图中。
相同地，若此时检测接收数据信号SRP与取样信号SOP—SM相同，那么便 代表双向连结路径22上应无竟争发生。
由图6可知，对于一先升后降的输出信息号的波形，电子装置50先检测 输出数据信号的升缘(Rising Edge),进行取样，等到降缘(Falling Edge) 时，再比较接收数据信号与取样信号。
请参考图7，图7为本发明实施例一流程70的功能方块图。流程70实 现于电子装置50中，用来检测双向连结路径22的总线竟争。由上可知，双 向连结路径22传送输出数据信号SOP或接收接收数据信号SRP。流程70包 含有下列步骤
步骤700:开始。
步骤702:根据输出数据信号SOP的一信号转态，产生取样时序信号 S-SMTP。
步骤704:根据取样时序信号S —SMTP,取样输出数据信号S0P，以产生
取样数据SOP—SM。
步骤706:当输出数据信号SOP转态时，产生检测时序信号S_DTP。 步骤708:根据检测时序信号S-DTP,比较接收数据信号SRP与取样数据
SOP—SM，以判断双向连结路径22的竟争状态。步骤710:结束。
根据流程70，当输出数据信号SRP进行一信号转态时，本发明实施例产 生取样时序信号S_SMTP,并据此取样输出数据信号SOP，以产生取样数据 SOP-SM。当该信号转态的下一信号转态发生时，本发明实施例产生检测时序 信号S-DTP,以进行接收数据信号SRP与取样数据SOP—SM的比较，进而判断 双向连结路径22的总线竟争状态。由于流程70实现于电子装置50，因此详 细流程请参考上文，在此不再赘述。此外，流程70亦适用于4企测双向连结路 径24的总线竟争。
综上所述，本发明第一实施例在每次信号转态之后一段延迟时间，检测 总线竟争；本发明第二实施例在两个连续转态的第一个转态时，取样输出数 据，并在第二个转态时，进行信号比较，以检测总线竟争。因此，本发明实 施例可避免因总线竟争所导致的总线驱动失败。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均 等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种用于一双向总线中检测总线竞争的电子装置，包含有一输出端，耦接于该双向总线，用来输出一输出数据信号至该双向总线；一输入端，耦接于该输出端及该双向总线，用来接收一接收数据信号；一数据输出单元，用来提供该输出数据信号；一比较时序控制器，用来根据该输出数据信号，产生一比较时序信号；以及一比较单元，耦接于该输入端、该数据输出单元及该比较时序控制器，用来根据该比较时序信号，比较该接收数据信号与该输出数据信号，以判断该双向总线的总线竞争状态。
2. 如权利要求1所述的电子装置，其另包含一输入緩沖器，耦接于该输 入端与该比较单元之间，用来根据多个预设信号电平，决定该接收数据信号 的信号电平。
3. 如权利要求1所述的电子装置，其另包含一输出緩冲器，耦接于该输 出端与该数据输出单元之间，用来寄存该输出数据信号。
4. 如权利要求1所述的电子装置，其中，该数据输出单元检测该输出数 据信号的一信号转态，以产生一转态信号。
5. 如权利要求4所述的电子装置，其中，该比较时序控制器包含一延迟 单元，用来延迟该转态信号，以产生该比较时序信号。
6. 如权利要求5所述的电子装置，其中，该延迟时间小于该信号转态与 该信号转态的下一信号转态之间的时间差。
7. 如权利要求1所述的电子装置，其中，该双向总线是一半双工的双向 总线。
8. —种用于一双向总线中检测总线竟争的方法，该双向总线传送一输出 数据信号或接收一接收数据信号，该方法包含有在该双向总线传送该输出数据信号之前，根据该输出数据信号，产生一 比较时序信号；以及根据该比较时序信号，比较该接收数据信号与该输出数据信号，以判断 该双向总线的碰撞状态。
9. 如权利要求8所述的方法，其另包含在根据该检测时序信号比较该接收数据信号与该输出数据信号之前，根据多个预设信号电平，决定该接收数 据信号的信号电平。
10. 如权利要求8所述的方法，其另包含在该双向总线传送该输出数据信号之前，寄存该输出数据信号。
11. 如权利要求8所述的方法，其另包含检测该输出数据的一信号转态， 以产生一转态信号。
12. 如权利要求11所述的方法，其中，在该双向总线传送该输出数据信 号之前，延迟该转态信号，以产生该比较时序信号。
13. 如权利要求12所述的方法，其中，该延迟时间小于该信号转态与该 信号转态的下一信号转态之间的时间差。
14. 如权利要求8所述的方法，其中，该双向总线是一半双工的双向总线。
15. —种用于一双向总线中检测总线竟争的电子装置，包含有 一输出端，耦接于该双向总线，用来输出一输出数据信号至该双向总线； 一输入端，耦接于该输入端及该双向总线，用来从该双向总线接收一接收数据信号；一数据输出单元，用来提供该输出数据信号；一取样时序产生器，耦接于该数据输出单元，用来根据该输出数据信号， 产生一取样时序信号；一取样单元，耦接于该数据输出单元及该取样时序产生器，用来根据该 取样时序信号，取样该输出数据信号，以产生一取样数据；一检测时序产生器，耦接于该数据输出单元，用来根据该输出数据信号， 产生一检测时序信号；以及一比较单元，耦接于该输入端、该取样单元及该检测时序产生器，用来 根据该检测时序信号，比较该接收数据信号与该取样数据，以判断该双向总线的总线竟争状态。
16. 如权利要求15所述的电子装置，其另包含一输入緩冲器，耦接于该 输入端与该比较单元之间，用来根据多个预设信号电平，决定该接收数据信 号的信号电平。
17. 如权利要求15所述的电子装置，其另包含一输出緩冲器，耦接于该 输出端与该数据输出单元之间，用来寄存该输出数据信号。
18. 如权利要求15所述的电子装置，其中，该检测时序产生器在该输出数据信号转态时，产生该检测时序信号。
19. 如权利要求18所述的电子装置，其中，该比较单元忽略该检测时序产生器于该输出数据信号第一次转态时，所产生的该检测时序信号。
20. 如权利要求15所述的电子装置，其中，该双向总线系一半双工的双 向总线。
21. —种用于一双向总线中检测总线竟争的方法，该双向总线传送一输出 数据信号或接收一接收数据信号，该方法包含有根据该输出数据信号，产生一取样时序信号； 根据该取样时序信号，取样该输出数据信号，以产生一取样数据； 根据该输出数据信号，产生一检测时序信号；以及 根据该检测时序信号，比较该接收数据信号与该取样数据，以判断该双 向总线的总线竟争状态。
22. 如权利要求21所述的方法，其另包含在根据该检测时序信号比较该 接收数据信号与该输出数据信号之前，根据多个预设信号电平，决定该接收 数据信号的信号电平。
23. 如权利要求21所述的方法，其另包含在该双向总线传送该输出数据 信号之前，寄存该输出数据信号。
24. 如权利要求21所述的方法，其中，根据该输出数据信号，产生该检 测时序信号的步骤包含有当该输出数据信号转态时，产生该检测时序信号。
25、如权利要求24所述的电子装置，其中，当该输出数据信号转态时， 产生该检测时序信号的步骤包含有忽略在该输出数据信号第 一次转态时所产生的该检测时序信号。
26.如权利要求21所述的方法，其中，该双向总线是一半双工的双向总线。
全文摘要
一种检测双向总线竞争的电子装置及其相关方法，所述电子装置包含有一输出端、一输入端、一数据输出单元、一比较时序控制器及一比较单元。该输出端输出一输出数据信号至该双向总线。该输入端耦接于该输入端，用来从该双向总线接收一接收数据信号。该数据输出单元提供该输出数据信号。该比较时序控制器用来根据该输出数据信号，产生一比较时序信号。该比较单元根据该比较时序信号，比较该接收数据信号与该输出数据信号，以判断该双向总线的总线竞争状态。
文档编号G06F13/36GK101556566SQ20081008865
公开日2009年10月14日 申请日期2008年4月10日 优先权日2008年4月10日
发明者刘上逸, 林清淳 申请人:联咏科技股份有限公司