读出方法、应答器和询问器的制作方法

专利名称：读出方法、应答器和询问器的制作方法
技术领域：
本发明涉及通过在询问器(interrogator)和多个应答器 (responder )之间收发信号来进行应答器的识别的识别方法和装置。 特别涉及控制来自询问器、多个应答器的应答信号的阻塞并识别的方 法和装置。
背景技术：
在本说明书中参考的文献如下。通过该文献编号对文献进行参考。
文献l:国际公开第98/21691号 文献2:国际公开第00/36555号
在询问器的有效电波区域中存在多个应答器的情况下，需要识别 来自多个应答器的应答信号。作为用于防止来自多个应答器的信号混 乱的技术，有文献l。
在该文献l中，接收来自询问器的询问信号，应答器发送规定数 的比特。询问器接收从应答器发送的规定数的比特，并向应答器回信。 应答器在是回信的比特和自己发送的比特相等的应答器的情况下，发 送接着已经发送的比特后面的规定数的比特，并循环进行同样的处理。 而不相等的应答器直到接收到下一个询问信号为止不参加识别处理。 通过循环进行该处理，最终只使一个应答器识别自己的识别编号。通 过直到没有了未处理的应答器为止循环进行该识别处理，从而完成多 个应答器的识别处理。在该文献l中，由于对规定数的比特单位循环进行与询问器的收
发，所以需要各种各样的命令(command)(询问信号、接收比特回 信用信号、识别失败通知用信号、识别完成通知用信号)、伴随着命 令的许多动作步骤(stage)数、表示状态转移的触发器(flip-flop) 和数据比较电路的发送接收切换、存储器地址计数器控制用的逻辑电 路。
文献2揭示了具有存储识别编号的存储器的应答器与来自询问器 的时钟脉冲一致地发送该识别编号的内容。文献2通过由作为RFID 的应答器与来自询问器的时钟脉冲一致地发送识别编号，而排除了通 信中的命令，简化了发送接收方法。

发明内容
如果简单地说明本申请所揭示的发明中的代表内容的概要，则如下。
一种应答器，其特征在于包括通过无线读取应答器中的识别编 号的询问器和对应的应答器，在从该询问器的天线向对应的应答器通 过高频的载波调制并发送时钟脉冲时，具有该时钟脉冲的间隔短的第 1情况和该时钟脉冲的间隔长的第2情况，通过组合第1情况的时钟 脉沖和第2情况的时钟脉沖，而控制从询问器读取该识别编号。


图l是表示时钟脉沖间隔区分电路的图。 图2是表示计数器、存储器电路结构的实施例的图。 图3是表示应答器内部的实施例的图。 图4是表示应答器的存储器结构的实施例的图。 图5是表示计时器和存储器结构的实施例的图。 图6是表示从应答器进行读取的实施例的图。 图7是表示读取的重试(retry)的实施例的图。 图8是表示需要进行阻塞控制的情况的图。图9是表示本发明的应答器的动作流程的实施例的图。
图IO是表示协议的实施例的图。
图ll是表示触发器的实施例的图。
图12是表示电子束写入的实施例的图。
图13是表示存储器的状态的实施例的图。
图14是表示时钟脉冲间隔检测电路的实施例的图。
图15是表示询问器的内部结构的图。
图16是表示询问器的动作流程的图。
具体实施例方式
由于大量地流通而回收成本增加，所以存在对一次性使用的 RFID标签(tag)削减制造单价的问题。
为了在来自询问器的有效电波区域中配置多个RFID，进而有效 电波区域扩展到RFID的安装对象物的大小和配置间隔以上的范围， 必须使RFID具有阻塞控制功能。
在本发明中，通过简化应答器、询问器的发送接收方法、阻塞控 制功能，来解决以下的课题组装RFID的功能，通过增大从一个晶 片(wafer)切取出的芯片的个数(RFID标签)来提高批量生产性， 使RFID具有阻塞控制功能，同时削减制造单价。
例如，贴在衣物品等产品上的RFID的回收成本增加， 一次性使
用是适合于营业和经营的。进而，为了不开封就进行运送用箱子等中 的多个产品的管理，必须进行阻塞控制。
因此，必须通过削减RFID标签的成本使得能够一次性使用，进
而使其能够进行阻塞控制。
图8表示本发明的多个应答器902~906存在于询问器907的有 效电波区域901中的例子。在图8中，表示了有5个应答器902~906 的情况的例子。在有效电波区域901中存在多个应答器的情况下，也 可以通过根据来自询问器的长短2种时钟脉沖(调制信号)使各应答 器动作，从而进行各应答器的存储器读出，将在后面详细说明。在图10中，表示具体的应答器、询问器的通信方法、阻塞控制 方法。在该图10中，表示了在有效电波区域内存在芯片A和芯片B 的2个的情况。另外，在本实施例中，为了简化，表示了各芯片内的 计数器是2比特的情况。如果来自询问器的时钟脉沖开始，则芯片A 和芯片B同时对计数器设置预先决定了的页编号的初始值。在本实施 例中，页编号在芯片A中是Ol，在芯片B中是ll。询问器发出短间 隔的时钟脉沖，希望读出应答器的存储器，但由于各芯片内的计数器 还不是OO，所以各芯片不发送出存储器内容。这样，在询问器中，没 有到来数据，因此判断为没有正在动作的应答器，停止短间隔的时钟 脉沖的发送，而发送长间隔的时钟脉沖。这样，各芯片对页编号进行 计数加1 (+1 count up)，在芯片A中成为10，在芯片B中成为00。 这时，芯片B对动作切换触发器进行设置，并在下一个发来的短间隔 的时钟脉沖时向询问器发出存储器数据。如果这正常结束了，则询问 器还发出长间隔的时钟脉沖，在任意情况下芯片A的计数器都成为 00，芯片A发送数据。如该例子那样，芯片A和芯片B不重叠地发 送出存储器数据，询问器根据长间隔的时钟脉沖，高速地进行页巡回 那样的动作，谋求缩短阻塞控制的读出时间。
图9表示本发明的应答器中的与询问器的通信方法、阻塞控制方 法的流程图。应答器902 906从询问器卯7对调制信号进行解调，取 出作为长或短的间隔的2种时钟脉沖。
作为应答器的基本动作，根据时钟间隔长的时钟脉沖进行页编号 的计数增加(count up)，根据时钟间隔短的时钟脉冲进行存储器地 址的计数增加(以下，将长的时钟脉沖称为长时钟脉冲，将短的时钟 脉冲称为短时钟脉冲)。通过采用时钟间隔不同的2种时钟脉冲，能 够简化通信方法、阻塞控制方法、应答器、询问器的结构。
另夕卜，在本申请的实施例中，时钟间隔表示某L电平和下一个到 来的L电平的时间间隔，即，用从由H电平下降到L电平的下降沿 到下降沿为止的时间间隔表示。
时钟宽度用处于L电平状态的时间的长短规定，即用从由H电
7平下降到L电平的下降沿到由L电平上升为H电平的上升沿为止的 时间间隔规定。在图9的流程图中，将这些时钟间隔和时钟宽度分开 地进行控制。
在动作切换触发器为复位(reset)状态时，进行页编号的计数增 加(count up)，在动作切换触发器为设置(set)状态时，进行存储 器地址的计数增加。
在1001中，应答器从询问器接收最初的时钟脉沖。该最初的时 钟脉冲可以是长和短的任意一个。
在1002中，将每个应答器所固有保存的页编号(随机数)作为 初始值，对计数器进行设置。页编号是指在询问器的有效电波区域中 存在多个应答器的情况下规定发送识别编号的顺序的编号。
在1003中，监视下一个时钟脉冲的L电平的宽度，应答器接收 下一个时钟脉冲，检查其间隔是长还是短。在时钟脉冲间隔为长时(长 时钟脉沖的情况下)，前进到1010，在时钟脉冲间隔为短时(短时钟 脉冲的情况下)，前进到1008。
在1010中，对应答器内的动作切换触发器进行复位，即成为能 够进行页编号的计数增加的状态，前进到1004,对设置在计数器中的 页编号进行+ 1的计数增加。
在1005中，如果从计数器发出进位(carry)，则表示计数器内 容成为了 0，即在二进制计数器中， 一个一个比特地进行计数增加， 并进行全1之后成为全0的动作。在成为该全0时，发出进位。检查 是否从计数器发出了进位，这时，在1006中发出了进位时，利用应答 器内的1005的进位，对动作切换触发器进行设置。即，成为能够进行 存储器地址的计数增加的状态。在没有发出进位时，为了等待下一个 时钟脉沖，而返回到1003。
在1007中，等待下一个时钟脉沖，监视该时钟脉冲的L电平的 宽度，在时钟脉冲宽度为窄时返回到1003，在时钟脉沖宽度为宽时前 进到1011,对计数器设置与1002不同的页编号，返回到1003。
另一方面，在从1003前进到1008的情况下，在1008中，检查是否设置了位于应答器内的动作切换触发器。在设置了的情况下，在
图9的1012中对存储器地址进行+ 1计数增加，前进到1009，发出1 比特的应答器的编号。然后，前进到1007。
在此，要注意的是该流程只是一个实施例，图9的1003的分支 条件也可以相反，图9的1007的分支条件也可以相反。
应答器如果接收到短间隔的时钟脉冲，则确认本芯片中的动作切 换触发器是否被设置了。如果动作切换触发器被设置了，则发出存储 器数据，如果没有被设置，则无视短间隔的时钟脉冲。
由于在应答器中有动作切换触发器，所以在该触发器被设置时， 该应答器与询问器的时钟脉沖对应地发送编号，在动作切换触发器没 有被设置时，不进行发送编号的动作，由此能够防止应答器同时动作 而阻塞编号发送。
如果概率性地有许多无线IC标签芯片(IC tag chip)存在于有 效电波区域内，则页编号冲突的可能性变高。如果多个应答器具有同 一页编号，则动作切换触发器在同 一 时刻被设置而同时向询问器发送 编号，由于在询问器中通过逻辑OR来接收来自多个应答器的编号， 所以内置在编号中的错误检测码不是正规的码，询问器接收到错误编 号。
因此，使得在应答器内保存多个页编号，如果设置在计数器中的 第1页编号与其他应答器的页编号一样，则通过图9的1011的流程， 重新设置为与第1页编号不同的第2页编号，由此减少页编号连续二 次冲突的可能性。可以根据用途(存在于询问器的有效电波区域内的 应答器个数等)，设置页编号的比特数、在应答器内具有几个页编号。
在调制方式是ASK的情况下，从询问器侧来看，应答器不存在 于询问器的有效电波区域内的情况与应答器发送出表示L电平的比特 的情况是相同的状态。如果电气上有存储识别编号的应答器的存储器 的最初比特(或向询问器发送识别编号时的最初的比特)成为H电平 的比特，则询问器能够立即确认出能够发送识别编号的应答器的存在， 从缩短识别编号的读取时间的观点看是适合的。更一般地说，在识别编号的各比特的发送顺序中，如果在电气上在总比特数的二分之一之
前准备表示H电平的比特，则询问器能够尽早地确认能够发送识别编 号的应答器的存在，因此是适合的。
这时，噪声并不妨碍找到应答器或多个应答器存在并动作。在有 该噪声的情况下，应答器进行图9的哪个流程是不确定的，询问器停 止向应答器发送调制信号，而再一次重试读出。
另外，在没有发出电气上为H电平的比特的情况下，在询问器 侧看作是没有接收数据。即，在识别编号的各比特的发送顺序中，在 总比特数的二分之一之前没有电气上表示H电平的比特时，询问器看 作是不存在应答器。
图16表示本发明的应答器中的与询问器的通信方法、阻塞控制 方法的流程图。
在1601中，询问器向应答器发送出最初的时钟脉冲。
在1602中，询问器检查是否是编号接收模式，如果是编号接收 模式，则前进到1604，在不是的情况下，前进到l603。
在1604中，从询问器向应答器发出短时钟脉沖，从应答器接收l 比特的识别编号。
在1605中，检查是否接收到1比特。在接收到的情况下，前进 到1606，在没有接收到的情况下，返回到1602。
在1606中，检查是否接收到全部的识别编号，在没有接收到全 部时，返回到图16的1602。在接收到全部时，前进到16(T7，检查错
误检查码是否正常。
在1607中，为了在不是正常时循环并进行读取，而返回到M02， 在是正常的情况下，前进到1608。
在1608中，检查是否是页切换，在是页切换时，前进到1609， 发送出长时钟脉冲，使得对应答器计数器设置其他的页编号。在不是 页切换时，返回到1602。
图6表示从应答器读出识别编号时询问器所发出的时钟脉冲。有 基于长时钟脉沖的页编号的计数增加的期间701，还有基于短间隔的
10时钟脉冲的存储器读出期间702。
在图7中，表示从应答器读出识别编号时询问器所发出的时钟脉 沖。除了基于短间隔的时钟脉冲的存储器读出期间702具有循环部分 以外，与图6—样。存储器读出期间702循环的部分与图9的流程中 (1003 ) — ( 1008 ) — ( 1012 ) — ( 1007 ) — ( 1003 )那样地循环的 过程对应。
在存储器读出期间702循环的部分中的最初存储器读出期间702 中，询问器进行应答器的存储器读出，在读取了全部的存储器后，根 据读出了该数据的错误检查码确认是正常还是异常。
在异常的情况下，询问器在发送下一个长间隔的时钟脉冲前，连 续持续地发出短间隔的时钟脉沖，重试(retry)读取。表示应答器内 的存储器地址的二进制计数器根据短间隔的时钟脉沖，循环持续进行 计数增加，因此循环发送存储器的数据。
另一方面，在从噪声源循环发出短间隔的时钟脉冲的情况下，询 问器循环地发出短间隔的时钟脉冲，作为存在应答器的情况而正常地 进行数据读取，但在没有应答器而只有噪声源的情况下，只能读取作 为噪声源的数据。在多个应答器动作的情况下，这些应答器循环地动 作，询问器有时检测出数据，并不看作是正常的数据。
图3表示图8中的应答器902~905的结构。本发明的应答器 902~905可以通过各种技术作成，但在以下的实施例中，作为一个例 子，说明作为半导体芯片实现的情况。
天线301接收来自询问器的调制信号，并与整流电路302连接。 整流电路302对调制信号进行倍压整流，并供给电源电压VDD。由时 钟脉沖抽出电路303解调高频的调制信号，抽出低频的时钟脉冲，并 输入到计数器存储器电路305。在计数器存储器电路的计数器中，选 择存储器内的识别编号的各比特，通过负载开关(load switch) 304 改变天线301间的阻抗，向询问器发送识别编号。
图15表示图8中的询问器的内部结构。询问器的天线1501接收 来自应答器的电波，并与发送接收高频电路1502连接。由调制电路1503进行用于时钟脉冲波形的调制，由解调电路1504对来自应答器 的信号进行检波并解调。由基带(BaseBand)处理电路1505进行发 送接收的数字信号处理。在基带处理电路1505中内置有阻塞控制电路 1506，用逻辑电路构成并实施控制图16所示的流程。
图2表示图3中的计数器存储器电路305的电路图。计数器存储 器电路305进行页编号的计数增加、用于选择识别编号的各比特的存 储器地址的计数增加、识别编号的各比特的选择。在计数器存储器电 路305中，内置有由逻辑电路构成的阻塞控制电路306，控制图9所 示的流程。
为了不增加芯片大小，对页编号计数增加用的计数器、存储器地 址的计数增加用的计数器进行共用是有效的。
在本申请中，表示共用计数器的情况的实施例，但在不考虑芯片 面积的情况下，不需要共用计数器。
在共用计数器的情况下，页编号的比特数为识别编号的存储器地 址的比特数。存储器地址一般大多是10比特左右，因此页编号也为 IO比特左右，很有可能与其他应答器的页编号沖突。在该情况下，如 上所述，可以如图9的1011那样通过在应答器内保存多个页编号，并 重新设置到计数器中，来降低沖突概率。在本申请中，表示准备2种 页编号的情况的实施例。
计数器116进行通过动作切换触发器的输出而选择出的时钟脉沖 CK1、 CK2的任意一个的计数增加。
动作切换触发器具有切换页编号计数增加动作、存储器地址计数 增加动作的功能。对于动作切换触发器，在计数器116内的最高位的 触发器124的输出从H电平转移到L电平时，动作切换触发器的输出 从L电平变化为H电平。在此，设置(set)状态是指动作切换触发 器的输出为H时，复位(reset)状态是指动作切换触发器的输出为L 时。
在动作切换触发器117的输出为H时，通过AND门(gate) 120 和OR门122将以短时钟脉冲间隔产生的CK1输入到计数器116的触发器115，计数器116根据CK1进行存储器地址的计数增加。在页编 号计数增加动作中，预先设置页编号的初始值，并根据基于长间隔时 钟脉冲的信号CK2进行计数增加。
在动作切换触发器117的输出为L电平时，该信号通过反相门 (inverter gate) 123而成为H电平，通过AND门120和OR门122 将以长时钟脉沖间隔产生的CK2输入到触发器115，计数器116根据 CK2进行页编号的计数增加。在存储器地址计数增加动作中，计数器 的内容为全0，即从计数器的各触发器的输出为L电平时开始，根据 基于短间隔时钟脉沖的信号CK1进行计数增加。
时钟脉冲间隔区分电路125是从来自询问器的时钟脉冲(CLK) 中区分出作为短时钟脉沖间隔的CK1、作为长时钟脉沖间隔的CK2 的电路，图l表示了详细内容。将在后面说明图l。
通过将多个连接端子102与电气H用端子101和电气L用端子 104的任意一个连接，页编号第一设置部件103保存第一页编号的各 比特。页编号第一设置部件103从左开始电气地将连接端子设置为 HLLH。以正逻辑为前提，逻辑上表示1001的编号。
同样，通过将多个连接端子109与电气H用端子105、页编号第 二设置部件106和电气L用端子107连接，保存页编号第二设置部件 106的第一页编号的各比特。页编号第二设置部件106从左开始将连 接端子设置为LHHL。以正逻辑为前提，逻辑上表示0110的编号。
通过电子射线描绘的图形(pattern )来具体地进行连接端子102、 109的设置。在该图2的实施例中，计数器为4比特，但在本发明中， 也可以是4比特以上的比特数。
根据分别输入到第一选择端子110和第二选择端子111的选择信 号Sl、 S2，选择器部件108选择第一页编号和第二页编号的任意一个， 输入到计数器116中。更具体地说，向AND门112输入来自连接端 子102的第一页编号的各比特、来自第一选择端子110的选择信号Sl。 同样，向AND门113输入来自连接端子109的第二页编号的各比特、 来自第二选择端子111的选择信号S2。 AND门111、 112的输出被输入到OR门114。作为计数器116的初始值，将OR门的输出设置到 构成计数器116的多个触发器115中。
计数器的各触发器的输出被输入到存储器118。通过AND门119 和动作切换触发器控制存储器的输出。
图5表示图2的应答器的计数器116和存储器118的结构。存储 器118由解码器505、存储器单元508构成。从构成图2的计数器116 的各触发器向解码器505输入存储器地址输出504。
从解码器505向存储器单元508输入解码器输出506(图13的表 示X0......X15、 Y0......Y7的比特序列)。作为存储器输出507，从存
储器单元向AND门119输出由解码器输出506选择出的识别编号的 各比特。
即，读出与存储器地址计数增加动作时的计数器116的计数值对 应的识别编号的各比特。存储器地址、解码器输出的关系也可以是存 储器地址与解码器输出一对一地对应使得读出识别编号的全部比特。
图2的计数器502被兼用于存储器地址和页编号计数增加，因此 在页编号的计数增加时，地址输出504电气上也成为H电平或成为L 电平，但通过将来自存储器118的输出、切换触发器的输出输入到AND 门119,使AND门119电气上成为L电平，而无视来自存储器118 的输出，不从询问器读取存储器内容，而看作是该应答器休止。
另外，在图2的实施例中，计数器502兼用于存储器地址和页编 号计数增加，因此存储器地址的比特数与页编号的比特数相等。
图13表示本发明的存储器单元508的数据结构。在该例子中， 表示了横为16列、纵为8行的图(map)形式。在该例子中，最初的 发送数据从Y0行的X0列开始并以顺序为XI列、X2列的顺序，向 询问器发送数据。
这时，如上所述，如果假设作为识别编号的先头比特的存储器的 Y0和X0的数据一定是1，则询问器马上读取存储器的开头，同时能 够立即确认存在应答器。更一般的是如果在发送数据的至少二分之一 的前半中设置逻辑上表示有数据的比特，则对于询问器尽早确认应答器的存在是适合的。
图11表示在本发明中使用的计数器用触发器的例子。具有向
NOR门1101输入来自AND门1102的信号和设置(S: set)信号的 接地端子1103和选择器端子1104，它们都与切换端子1105连接。在 该例子中，表示了接地端子与切换端子连接的例子。通过PMOS晶体 管1106和NMOS晶体管，切换端子被反相(invert)并输入到AND 门。首先，如果S信号电气上为L—H—L电平，则触发器的输出(OUT) 电气上为L电平。接着，如该图的例子所示，如果接地端子与切换端 子连接，则到时钟脉沖(CLK)到来为止，原样地维持该状态。如果 切换端子与选择器端子连接，且选择器端子成为L—H—L电平，则触 发器的输出(OUT)变化为L—H。即，逻辑上设置为1。
在图12中表示了表示图11的一部分的布局图形的图形1203降 低为图11中的1103的接地电位的图形。1204表示与图11中的1104 的选择器端子连接的图形。图12的1205为与图11中的1105对应的 图形。
第一贯通孔1201用于将表示选择器端子的上层的金属图形 (metal pattern )1204和表示连接端子的下层的金属图形1205连接起 来，第二贯通孔1202用于将表示接地端子的上层的金属图形1203和 表示连接端子的下层的金属图形1205连接起来，第一贯通孔1201和 第二贯通孔1202的任意一个都通过玻璃掩模图形或电子射线直接描 绘而形成图形。通过电子射线直接描绘将编号直接写入到晶片上的各 无线标签芯片(tag chip)上。该编号也可以是随机数。在晶片上进行 写入使得不存在同样的页编号，或者在晶片内和晶片间使编号分散地 写入编号。即，只通过布线和贯通孔就能够紧密地实现图ll所示的电 路。通常，在向触发器设置随机数时，虽然需要随机数产生电路和用 于进行设置的复杂电路，但用图形形成而能够小面积地实现。
图14表示用于检测时钟脉冲的间隔的电路。第一反相门1401的 输出是表示检测结果的信号(CK1)。在该图14中，通过电阻R1、 电阻R2、晶体管Ql和晶体管Q2，能够在晶体管Q3中流过恒定电流。由于在应答器中有载波电波时，可以从询问器向应答器供给能量，所
以，在电气为L时将图中的时钟脉冲信号(CLK)设置得比电气为H 时短。即，在CLK成为H电平时，有时钟脉冲为L电平时有时钟脉 冲的负逻辑。因此，在图14中，在CLK为H电平时，晶体管Q4由 于是PMOS晶体管，所以切断(OFF)。这时，如果输入最初的时钟 脉沖，则CLK成为L电平，晶体管Q4接通(ON)。然后，对电容 Cl充电(charge up) 。 CK1成为H—L电平。接着，通过晶体管Q3 对Cl的电荷进行放电，但根据短间隔的时钟脉沖，在该时刻晶体管 Q4接通并对C1充电。相反，如果时钟脉沖的间隔长，则在通过C1 的电荷放电而Cl的电压下降，CK1成为L—H电平。如果时钟脉沖 到来，则CK1恢复为H—L电平。即，在时钟脉沖间隔相对于Cl的 电荷放电充分长的情况下，CK1的信号产生L—H—L的信号。
图l表示图2的时钟脉冲间隔区分电路116。图l是将图14的电 路作为基础的电路，并附加了晶体管Q5、 Q6、电容C2、反相门1402。 第一反相门1402是将电容C2的部分作为输入的反相输出(CK2)。
图14追加了几个元件，通过改变Cl、 C2和电容，能够检测出 不同间隔的时钟脉沖(CK1、 CK2)。在本实施例中，C2比电容C1 大。实现它的例子是图14中的晶体管Q6和晶体管Q5和电容C2。将 C2的电容值设置得大，或者增大Q5的栅极长，根据CK1信号成为 L电平的情况，如果有长间隔的时钟脉冲，则CK2信号成为 L—H—L电平。
图4表示本发明的无线IC标签芯片内的存储器的格式。头部分 401位于存储器的先头，识別编号402位于存储器的中央，页编号部 分403位于存储器的最后。头部分401是表示应答器的存在的表示比 特，具有尽快向询问器联络应答器的存在的功能。即，在发出识别编
号之前，为了询问器尽早确认能够发送识別编号的应答器的存在，而 准备电气上表示H电平的比特是适合的。另外，也可以将头部分401 作为识别编号402的一部分。页编号部分403兼作全体的错误检查码。 这样，在阻塞控制下以通过页编号控制的顺序发送出无线IC标签的数据时，如果读出器正常，则在根据页编号确认没有错误的同时，能 够立即确认是以页编号发送了数据的情况。
如上所述，根据本发明，能够在应答器、询问器中简化阻塞控制 方法，能够通过增大从晶片切出的具有阻塞控制功能的芯片的个数
(RFID标签)而提高产量、削减制造单价。通过提高产量、削减制 造单价，能够成为一次性使用的RFID。
进而，能够在询问器的有效电波区域中配置多个RFID，进而能 够将询问器的有效电波区域增大到RFID的安装对象物的大小、以及 配置间隔以上的范围。
以上，根据实施例具体说明了本发明人提出的发明，但本发明并 不只限于上述实施例，在不脱离其宗旨的范围内，当然可以有各种变 更。例如，时钟脉冲也可以有2种，长短的时钟脉沖的功能也可以是 相反的。另外，应答器所存储的内容可以不是识别编号，而是各种数 据。
能够在作为本申请的背景的技术领域的RFID中利用。另外，并 不只限于此，例如也可以适用于一般的无线LAN或便携电话中的阻 塞控制等中。
权利要求
1.一种从存储识别编号的应答器读出识别编号的读出方法，其特征在于包括从发送接收电路向应答器发送对具有相互不同的时钟脉冲间隔的 第一、第二时钟脉沖进行了调制的调制信号，按照上述第一时钟脉冲，将上述应答器所存储的第一页编号作为 初始值进行计数，在上述计数器从上述初始值计数到规定值的情况下，按照上述第 二时钟脉沖读出上述应答器发送的上述识别编号，在从多个应答器读出了上述识别编号的情况下，使上述应答器将 第二页编号作为初始值进行计数。
2. 根据权利要求1所述的读出方法，其特征在于上述第 一时钟脉沖的时钟脉沖间隔比第二时钟脉沖的时钟脉沖间 隔长。
3. 根据权利要求l所述的读出方法，其特征在于 根据ASK对上述第一、第二时钟脉沖进行调制，根据ASK对上述应答器发送的识别编号进行调制并发送，根据上述应答器发送的识别编号的第一比特的调制信号，确认上 述应答器是否存在。
4. 一种应答器，其特征在于包括 存储识别编号的第 一存储器；从询问器接收调制信号，抽出具有相互不同的时钟脉冲间隔的第 一、第二时钟脉沖，发送上述识别编号的发送接收部件；计数器；存储多个被设定为上述计数器的初始值的页编号的第二存储器，其中在上述计数器将上述页编号的一个作为初始值计数到规定值的情 况下，上述发送接收部件发送上述识别编号，与上述接收的调制信号对应地，将与作为上述初始值的页编号不 同的页编号作为初始值而进行计数。
5. 根据权利要求4所述的应答器，其特征在于 上述计数器对上述第二时钟脉冲进行计数，使用基于上述第二时钟脉冲的计数值对上述识别编号的各比特进 行存取。
6. —种询问器，从存储识别编号的应答器读出识别编号，其特征在于具有发送接收电路，上述发送接收电路向应答器发送对具有不同的2种时钟脉沖间隔 的第一、第二时钟脉沖进行了调制的调制信号，根据上述第一时钟脉冲，将上述应答器存储的多个页编号中的任 意一个作为初始值，计数到规定值，按照上述第二时钟脉冲，读出计数到该规定值的应答器的上述识 别编号，在从多个应答器进行了读出的情况下，发送将与作为上述初始值 的页编号不同的页编号设定为初始值的调制信号。
全文摘要
在现有技术中，由于以1比特为单位与询问器循环发送接收识别编号，所以需要复杂的指令、许多动作步骤数、复杂的触发器、发送接收切换的控制、存储器地址计数器的控制、数据的比较电路等复杂的逻辑电路，有无法抑制芯片大小的问题。在本申请中，具有通过无线读出应答器中的识别编号的询问器和对应的应答器，在通过高频的载波对时钟脉冲进行调制并从该询问器的天线向该应答器发出时，具有该时钟脉冲的间隔短的第一情况和该时钟脉冲的间隔长的第二情况，通过组合第一情况的时钟脉冲和第二情况的时钟脉冲，并控制从询问器读出该识别编号，实现应答器的半导体芯片大小的小型化，抑制半导体芯片的成本上升。
文档编号G06K7/00GK101311945SQ200810135739
公开日2008年11月26日 申请日期2003年8月11日 优先权日2003年8月11日
发明者宇佐美光雄 申请人:株式会社日立制作所