专利名称：一种金融税控soc芯片逻辑验证系统的制作方法
技术领域：
本专利涉及一种集成电路设计领域，具体的说是一种金融税控SOC(System On Chip,片上系统)芯片的逻辑验证系统。
背景技术：
随着微电子技术的发展，芯片的集成度越来越高，soc芯片的设计应用越
来越普遍，但其验证和测试工作却越来越复杂。任何一款芯片，都要经过箅法
设计、系统设计、RTL设计、布局规划和综合、布局、布线、验证到流片这样 一个复杂的过程，其中验证这一步充斥在所有的步骤中。因此，可以说验证是 芯片生产过程中最重要的部分。以往芯片的逻辑验证多通过专用集成电路 ASIC。因为专用集成电路ASIC功能单一，不可复用，必然造成研发成本的大 大提高，而现场可编程门阵列FPGA的出现，则改进了专用集成电路ASIC功能 单一、不可复用的缺点，使得芯片开发流程更加灵活简便。
发明内容
本发明的目的是现有技术存在的不足，提供一种金融税控soc芯片的逻辑 验证系统，使用这种系统，可以提高soc芯片设计性能，縮短soc芯片的开发周期。
本发明的目的是按以下方式实现的，设计一种金融税控soc芯片逻辑验证
系统，该系统是利用现场可编程门阵列FPGA搭建一个金融税控SOC芯片的逻 辑验证平台，该系统包括软件平台和硬件平台，硬件平台包括由现场可编程门 阵列FPGA做模型的载体的芯片逻辑验证模型、各类功能模块及其接口模块， 其中功能模块及其接口模块与芯片逻辑验证模型相连，软件平台用来实现对芯 片逻辑验证模型、功能模块及其接口模块的配置和相关数据处理，并将信号输 入到接口模块，通过各个功能模块产生芯片逻辑验证模型的输入信号，通过芯 片逻辑验证模型产生对软件的控制信号，通过各个功能模块及其接口模块转化 为软件显示标量。
验证系统的验证步骤如下
(1)由硬件描述语言描述芯片逻辑验证模型，使其符合SOC芯片逻辑功能；
(2) 软件平台通过功能模块及其接口,对现^^可编紫门P 列FPGA进行配置， 配置的结果是使现场可编程门阵列FPGA成为S0C芯片逻辑验证模型，与所需 验证的SOC芯片逻辑功能相同；
(3) 软件平台产生验证开始命令，通过功能模块及其接口模块将信号送入 芯片逻辑验证模型。信号经过芯片逻辑验证模型的逻辑处理送出至功能模块及 其接口模块，通过各个功能模块及其接口模块转化为软件显示标量；
(4) 软件平台产生验证结束命令，通过功能模块及其接口模块将信号送入 芯片逻辑验证模型，模型接收到结束命令后产生数据接收完成信号，结束验证。
其中，步骤(l)、 (2)中的芯片逻辑功能通过软件平台的仿真波形输出及示波 器的波形输出来验证其逻辑功能。步骤(3)、 (4)中，所有信号是通过数据釆集后， 得出的验证结论。
本发明的有益效果是，利用现场可编程门阵列FPGA搭建S0C芯片逻辑验 证模型，运用软件平台和硬件平台相结合的系统验证系统，检验SOC芯片逻辑 的正确性，并可以及时对逻辑设计中的错误和问题加以纠正，从而提高了 S0C 芯片的设计性能，缩短了开发周期。
图1是金融税控SOC芯片逻辑验证模型结构示意图； 图2是硬件平台结构示意图3是SOC芯片逻辑验证系统流程图。
具体实施例方式
图1是S0C逻辑验证模型示意图。其中，SOC逻辑验证模型的结构包括， 32位RISC处理器、IC卡驱动模块3、公钥算法加速模块4、 DES/:iDES加速模 块5、串口模块6、 LCD驱动模块7、 SPI控制模块8、 12C控制模块9、 DSU串 口 10、 JTAGll、打印头逻辑12、磁条卡读写模块13、 USB主设备模块14、 Flash 闪存15、 SRAM存储器16和键盘扫描模块17,其中，IC卡驱动模块3、公钥算 法加速模块4、 DES/3DES加速模块5、串口模块6、 LCD驱动模块7、 SPI控制 模块8、 12C控制模块9、 DSU串口 10、 JTAGll、打印头逻辑12、磁条卡读写 模块13、 USB主设备模块14和键盘扫描模块17通过AMBA总线与32位RISC 处理器相连，Flash闪存15、 SRAM存储器16通过EMI总线与32位RISC处理 器连接，上述模块均以代码的形式配置到FPGA中，形成SOC逻辑验证模型l。
图2是硬件平台结构示意图。其中，硬件平台的结构包括，IC卡座18、
密码键盘19、 LCD屏20、 VFD屏2i、串行Flash22和i T^实时时钟23、 PC机 及软件平台24、打印头驱动25、磁条卡26、 U盘27和键盘28,其中，IC卡 座18与IC卡驱动模块3相连，密码键盘19与公钥算法加速模块4、 DES/3DES 加速模块5和串口模块6相连，LCD屏20与LCD驱动模块7相连，VFD屏21 与SPI控制模块8相连，串行Flash22和RTC实时时钟23与I2C控制模块9 相连，PC机及软件平台24与JTAG11和DSU串口 10相连，打印头驱动25与打 印头逻辑12相连，磁条卡26与磁条卡读写模块13相连，U盘27与USB主设 备模块14相连，键盘28与键盘扫描模块17相连。工作过程为，通过PC机及 软件平台24，通过JTAG11插座，对SOC逻辑验证模型进行配置；通过DSU串 口 10,使PC机及软件平台24与S0C逻辑验证模型之间相互通信，进行调试。 本发明的系统和现有技术相比，具有，使芯片验证流程简化，提高了 soc 芯片的设计性能，縮短了开发周期，因而，具有很好的推广使用价值。
权利要求
1、一种金融税控SOC芯片逻辑验证系统，是利用现场可编程门阵列FPGA搭建一个金融税控SOC芯片逻辑验证系统，其特征在于该系统包括软件平台和硬件平台，硬件平台包括由现场可编程门阵列FPGA作模型的载体的芯片逻辑验证模型、各类功能模块及其接口模块，其中功能模块及其接口模块与芯片逻辑验证模型相连，软件平台用来实现对芯片逻辑验证模型、功能模块及其接口模块的配置和相关数据处理，并将信号输入到接口模块，通过各个功能模块产生芯片逻辑验证模型的输入信号，通过芯片逻辑验证模型产生对软件的控制信号，通过各个功能模块及其接口模块转化为软件显示标量。
2、 根据权利要求1所述的SOC芯片逻辑验证系统，其特征在于现场可 编程门阵列FPGA通过软件平台进行配置，实现需验证S0C芯片的逻辑功能， 该逻辑功能由硬件描述语言实现，验证步骤包括(1) 由硬件描述语言描述芯片逻辑验证模型，使其符合SOC芯片逻辑功能；(2) 软件平台通过功能模块及其接口，对FPGA进行配置，配置的结果是使 FPGA成为SOC芯片逻辑验证模型，与所需验证的SOC芯片逻辑功能相同；(3) 软件平台产生验证开始命令，通过功能模块及其接口模块将信号送入 芯片逻辑验证模型。信号经过芯片逻辑验证模型的逻辑处理送出至功能模块及 其接口模块，通过各个功能模块及其接口模块转化为软件显示标量；(4) 软件平台产生验证结束命令，通过功能模块及其接口模块将信号送入 芯片逻辑验证模型，模型接收到结束命令后产生数据接收完成信号，结束验证。
3、 如权利要求2所述的SOC芯片逻辑验证系统，其特征在于步骤(3)、 (4)中，所有信号是通过数据采集后，得出的验证结论。
4、 如权利要求2所述的SOC芯片逻辑验证系统，其特征在于步骤(l)、 (2)中的芯片逻辑功能通过软件平台的仿真波形输出及示波器的波形输出来验 证其逻辑功能。
5、 根据权利要求1所述的SOC芯片逻辑验证系统，K特征在于SOC逻糾 验证模型的结构包括，IC卡驱动模块、公钥算法加速模块、DES/3DES加速模 块、串口模块、LCD驱动模块、SPI控制模块、12C控制模块、DSU串口、 JTAG、 打印头逻辑、磁条卡读写模块、USB主设备模块、Flash闪存、SRAM存储器和 键盘扫描模块，其中，IC卡驱动模块、公钥算法加速模块、DES/3DES加速模 块、串口模块、LCD驱动模块、SPI控制模块、12C"澄制模块、DSU串口、 JTAG、 打印头逻辑、磁条卡读写模块、USB主设备模块和键盘扫描模块通过AMBA总线 与32位RISC处理器相连，Flash闪存15、 SRAM存储器16通过EMI总线与32 位RISC处理器连接，上述模块均以代码的形式配置到现场可编程门阵列FPGA 中形成SOC逻辑验证模型。
6、根据权利要求1所述的S0C芯片逻辑验证系统，其特征在于，硬件平台的 结构包括，IC卡座、密码键盘、IXD屏、VFD屏、串行Flash和RTC实时时钟、PC 机及软件平台、打印头驱动、磁条卡、U盘和键盘，其中，IC卡座与IC卡驱动模 块相连，密码键盘与公钥算法加速模块、DES/3DES加速模块和串口模块相连，LCD 屏与LCD驱动模块相连，VFD屏与SPI控制模块相连，串行Flash和RTC实时时钟 与I2C控制模块相连，PC机及软件平台与JTAG和DSU串口相连，打印头驱动与打 印头逻辑相连，磁条卡与磁条卡读写模块相连，U盘与USB主设备模块相连，键盘 与键盘扫描模块相连，PC机及软件平台通过JTAG插座，对SOC逻辑验证模型进行 配置；通过DSU串口，使PC机及软件平台与SOC逻辑验证模型之间相互通信，进 行调试。
全文摘要
本发明提供一种金融税控SOC芯片逻辑验证系统，该系统是利用现场可编程门阵列FPGA搭建一个金融税控SOC芯片逻辑验证系统，系统包括软件平台和硬件平台，硬件平台包括由现场可编程门阵列FPGA作模型的载体的芯片逻辑验证模型、各类功能模块及其接口模块，其中功能模块及其接口模块与芯片逻辑验证模型相连，软件平台用来实现对芯片逻辑验证模型、功能模块及其接口模块的配置和相关数据处理，并将信号输入到接口模块，通过各个功能模块产生芯片逻辑验证模型的输入信号，通过芯片逻辑验证模型产生对软件的控制信号，通过各个功能模块及其接口模块转化为软件显示标量。
文档编号G06F17/50GK101377794SQ20081013987
公开日2009年3月4日 申请日期2008年9月22日 优先权日2008年9月22日
发明者于治楼, 凯 姜, 梁智豪 申请人:浪潮电子信息产业股份有限公司