专利名称：一种具省电功能的主控装置的制作方法
技术领域：
本发明有关一种主控装置，更明确地说，有关一种具省电功能的主控装置。
背景技术：
现今一般桌上型计算机或笔记本计算机都配备有读卡器，用来提供使用者可 以将存储卡插入以存取数据。当一存储卡插入读卡器时，读卡器可按照计算机的指 令存取该存储卡之数据。然而当存储卡未插入读卡器时，先前技术的读卡器仍会持 续运作，如读卡器内部的数字逻辑单元与相关接口的实体层电路。如此一来便会造 成不必要的电能浪费。以笔记本计算机来说，当只有电池为供电来源时，用电效率 便显得格外重要，而先前技术的读卡器却不能在没有存储卡插入的时候节省电能， 造成笔记本计算机用电效率的下降，縮减使用者使用笔记本计算机的时间，造成使 用者极大的不便。
发明内容
本发明提供一种具省电功能的主控装置。该主控装置包含一第一接口，用来 耦接一外部装置并产生一第一信号； 一第二接口，用来耦接于一主机的芯片组的南 桥芯片对应的第一连接端口 ，并接收该南桥芯片传送来的一第二信号； 一第三接口 ， 用来耦接于该芯片组的南桥芯片对应的第二连接端口； 一逻辑门，耦接于该第一接 口与该第二接口，用来根据该第一信号与该第二信号产生一第三信号； 一实体层处 理装置，耦接于该第三接口与该逻辑门，该实体层处理装置根据该第三信号处理该 第三接口所接收的信号； 一数字逻辑处理装置，耦接于该第一接口与该逻辑门，该 数字逻辑处理装置根据该第三信号处理该第一接口所接收的信号；及一控制器，耦 接于该第二接口与该逻辑门，该控制器根据该第三信号，传送一第四信号至该芯片 组的南桥芯片。
图1为本发明的具省电功能的主控装置的示意图。
具体实施例方式
请参考图1。图1为本发明的具省电功能的主控装置100的示意图。主控装置
100可设置于一笔记本计算机或一桌上型计算机(下统称为一主机)内。如图所示， 一主机内部主板上可包含本发明的主控装置100、中央处理单元(centralprocess unit)CPU以及芯片组200。芯片组200包含南桥芯片(south bridge chip)SB与北桥芯 片(north bridge chip)NB。南桥芯片SB并具有二接口 P2与P3，用来与主板上的装 置沟通。接口 P2可为一通用目的输入/输出端口(generalpurpose 1/0)或其它接口 。 而接口 P3可为外围组件接口(Peripheral Component Interface, PCI)、超快外围组件 接口 (Peripheral Component Interface Express, PCIe)、通用串行总线(Universal Serial Bus，USB)或其它接口。主控装置100耦接于芯片组200中的南桥芯片SB，透过接 口 P2与P3与中央处理单元CPU沟通。主控装置100可用来耦接一外部装置300。 举例来说，当主控装置100为一读卡器时，外部装置300可为一存储卡。而当外部 装置300耦接于主控装置100，主控装置100便可提供中央处理单元CPU存取外 部装置300中的数据。
主控装置100包含接口 Pl、 P2及P3、数字逻辑处理装置110、实体层(physical layer)处理装置120、逻辑门130及控制器140。
主控装置100的接口 PI用来与外部装置300耦接、主控装置100的接口 P2 用来与南桥芯片SB对应的接口 P2耦接、主控装置100的接口 P3用来与南桥芯片 SB对应的接口 P3耦接。
逻辑门130可为一或门(ORgate),其包含两输入端Il、 12及输出端0。逻辑 门130的输入端II与12分别耦接于主控装置100的接口 PI与接口 P2，以接收从 外部装置300传送来的信号SI及从南桥芯片SB传送来的信号S2。而逻辑门130 便可对信号SI及S2进行或运算以于逻辑门130的输出端O输出信号S3。更明确 地说，当南桥芯片SB经由接口 P2输出信号S2时或外部装置300耦接于主控装置 100的接口 PI而输出信号SI时，逻辑门130便会输出信号S3。
实体层处理装置120耦接于主控装置100的接口 P3、数字逻辑处理装置110以及逻辑门130的输出端O，用来处理与南桥芯片SB之间的接口 P3实体层上的 信号以提供数字逻辑处理装置110进行后续的处理作业。当实体层处理装置120 接收到信号S3时，实体层处理装置120才开始进行实体层信号的处理。反之，当 实体层处理装置120未接收到信号S3时，实体层处理装置120便停止对接口 P3 的实体层信号之处理，意即停止运作。如此当实体层处理装置120未接收到信号 S3时，便可降低实体层处理装置120所消耗的电能。数字逻辑处理装置110耦接于主控装置100的接口 Pl、实体层处理装置120 以及逻辑门130的输出端0，用来处理实体层处理装置120处理后的逻辑信号与存 取外部装置300的数据。数字逻辑处理装置110并接收一周期信号CLK以作为与 南桥芯片SB的接口 P3的同步信号。当数字逻辑处理装置110接收到信号S3时， 数字逻辑处理装置IIO才开始根据周期信号CLK进行运作。反之，当数字逻辑处 理装置110未接收到信号S3时，数字逻辑处理装置110便忽略周期信号CLK的 输入，如此一来，数字逻辑处理装置110中的相关逻辑门便停止运作。而由电能消耗的公式W^fV、W:功耗、f:频率、V:电压)可知，数字逻辑处理装置110所消耗的电能与所接收的周期信号CLK的频率有关。因此，当数字逻辑处理装置IIO 忽略周期信号CLK时，数字逻辑处理装置110的功耗便可降到最低。如此当数字 逻辑处理装置110未接收到信号S3时，便可降低数字逻辑处理装置110所消耗的 电能。控制器140耦接于逻辑门130的输出端0与主控装置100的接口 P2，用来根 据信号S3，传送一信号S4至南桥芯片SB的接口P2。也就是说，当主控装置IOO 被激活时(产生信号S3),控制器140便可传送信号S4至南桥芯片SB的接口 P2以 告知中央处理单元CPU主控装置100已开始运作；而当主控装置IOO未被激活时(未 产生信号S3)，控制器140亦可停止传送信号S4至南桥芯片SB的接口 P2以告知 中央处理单元CPU主控装置100目前处于休眠状态。本发明的主控装置100的特点在于当外部装置300耦接于主控装置100时(产 生信号S1)，本发明的主控装置100才会开始运作；反之，当外部装置300未耦接 于主控装置100时(未产生信号Sl)，本发明的主控装置100便会进入休眠状态以降 低功耗(数字逻辑装置110停止接收周期信号CLK、实体层处理装置120停止处理 接口P3的实体层信号)。举例来说，当主控装置IOO处于运作模式时，消耗约60毫安的电流；当主控装置100进入休眠模式时，消耗约l毫安的电流，明显降低对 电能的消耗。因此，在当主机的供电来源只有电池时，利用本发明的主控装置100， 便可有效利用电池内有限的电能，提供给使用者更长的使用时间。而中央处理单元CPU亦可透过南桥芯片SB的接口 P2，传送信号S2来激活 主控装置100。举例来说，当主机的供电来源为非仅为有限电能的电池时，如一交 流/直流转换器(亦即不需考虑功耗问题时)，中央处理单元CPU便可透过南桥芯片 SB的接口 P2，持续传送信号S2以使主控装置100持续运作，提供使用者更大的 弹性来利用本发明的主控装置100。另外，于本发明中，当信号S1 S4产生时，其电平是高电平；反之，当信号 S1 S4未产生时，其电平是高电平。而电平高低与信号产生的判断于本发明中仅为 一示范例，其它应用方式也可端看使用者需求而改变设计。综上所述，本发明所提供的主控装置，能于外部装置未耦接于本发明的主控 装置时，降低电能，提供使用者更大的便利性。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与 修饰，皆应属本发明的涵盖范围。
权利要求
1.一种具省电功能的主控装置，包含一第一接口，用来耦接一外部装置并产生一第一信号；一第二接口，用来耦接于一主机的芯片组的南桥芯片对应的第一连接端口，并接收该南桥芯片传送来的一第二信号；一第三接口，用来耦接于该芯片组的南桥芯片对应的第二连接端口；一逻辑门，耦接于该第一接口与该第二接口，用来根据该第一信号与该第二信号产生一第三信号；一实体层处理装置，耦接于该第三接口与该逻辑门，该实体层处理装置根据该第三信号处理该第三接口所接收的信号；一数字逻辑处理装置，耦接于该第一接口与该逻辑门，该数字逻辑处理装置根据该第三信号处理该第一接口所接收的信号；及一控制器，耦接于该第二接口与该逻辑门，该控制器根据该第三信号，传送一第四信号至该芯片组的南桥芯片。
2. 如权利要求1所述的主控装置，其特征在于，该逻辑门为一或(OR)门。
3. 如权利要求l所述的主控装置，其特征在于，当该第三信号为一低电平时， 该实体层处理装置停止处理该第三接口所接收的信号。
4. 如权利要求1所述的主控装置，其特征在于，当该第三信号为一低电平时， 该数字逻辑处理装置停止处理该第一接口所接收的信号。
5. 如权利要求1所述的主控装置，其特征在于，当该外部装置耦接于该第一 接口时，该第一信号为一高电平。
6. 如权利要求1所述的主控装置，其特征在于，当该外部装置未耦接于该第 一接口时，该第一信号为一低电平。
7. 如权利要求1所述的主控装置，其特征在于，当该主机耦接于一交流/直流 转换器时，该第二信号持续为一高电平。
8. 如权利要求l所述的主控装置，其特征在于，当该主机未耦接于一交流/直 流转换器时，该第二信号可为一低电平。
9. 如权利要求1所述的主控装置，其特征在于，该控制器所发出的第四信号 为通知该主机的芯片组的南桥芯片该主控装置是否处于休眠模式。
10. 如权利要求1所述的主控装置，其特征在于，该数字逻辑处理装置接收 一周期信号以进行运作。
11. 如权利要求10所述的主控装置，其特征在于，当该第三信号为低电平 时，该数字逻辑处理装置忽略该周期信号并停止相关运作。
12. 如权利要求1所述的主控装置，其特征在于，该主控装置可为一读卡器。
13. 如权利要求12所述的主控装置，其特征在于，该外部装置可为一存储卡。
全文摘要
本发明公开了一种具省电功能的读卡器用来插入一存储卡以提供一主机进行数据的存取。该读卡器在该存储卡插入时才开始进行运作。反之，若该存储卡未插入该读卡器，该读卡器便可进入休眠模式以节省电能。
文档编号G06F1/32GK101661323SQ20081021468
公开日2010年3月3日 申请日期2008年8月29日 优先权日2008年8月29日
发明者巫启台, 李连春, 赖昆彬, 陈剑辉, 魏智泛 申请人:智微科技股份有限公司