专利名称：电子系统封装结构的制作方法
技术领域：
本实用新型涉及一种电子系统封装结构(electronic system package)，特别 涉及一种通用串行总线(Universal Series Bus, USB)电子系统封装结构。
背景技术：
至今为止，通用串行总线已被广泛地应用在各种电子装置，例如电脑、 鼠标、键盘、打印机、照相机、手机以及MP3播放器等。由于通用串行总 线具有诸多传输上的优点，例如热插拔或随插即用等，所以市面上已推出各 式各样的USB装置。针对这些USB装置，不同的封装方法亦因应而生。
针对表面黏着式(surface mount technology, SMT)USB装置而言， 一种现 有的封装方式如下所述。于此种封装方式中，控制器裸晶(controllerdie)需先 经过封装，例如应用薄型四方扁平封装(Thin Quad Flat Pack, TQFP)技术或栅 格阵列封装(Land Grid Array, LGA)技术，而内存裸晶(memory die)亦需先经过 封装，例如应用薄型小尺寸封装(Thin Small Outline Package, TSOP)技术。之 后，封装后的控制器裸晶及内存裸晶再以表面黏着技术固定于封装基板上。 然而，此种封装方式不但耗费较多封装成本，亦需使用较大尺寸的封装基板， 因此无法将产品微小化。
有鉴于上述两种封装方式存在的缺点，本实用新型的主要范畴在于提供 一种电子系统封装结构，以解决上述问题。
发明内容
本实用新型的一目的在于提供一种电子系统封装结构，使其解决现有技 术的缺陷，而具有简化封装的制程、降低封装的成本以及产品可微小化的优点。
于根据本实用新型的一具体实施例中，电子系统封装结构包含一基板、 多个无源的(被动的)电子元件、 一通用串行总线控制器裸晶(USB controllerdie)、 一内存封装芯片(memorychip)以及一壳体。
基板具有上表面、为上表面的反面的下表面、形成于上表面上的一连接 电路以及形成于下表面上并电连接至连接电路的多个端子(terminal)。所述多
个端子符合一通用串行总线标准。
多个无源的电子元件黏着于基板的上表面上并电连接至连接电路。通用 串行总线控制器裸晶黏着于基板的上表面上并电连接至连接电路。其中，所 述多个无源的电子元件以及通用总线控制器裸晶以一绝缘材料包覆。内存封 装芯片黏着于基板的上表面上并电连接至连接电路。基板固定于壳体中，使 基板的下表面上的所述多个端子外露。
于根据本实用新型的另一具体实施例中，电子系统封装结构包含一基 板、多个无源的电子元件、 一通用串行总线控制器裸晶、 一内存裸晶以及一 壳体。
基板具有上表面、为上表面的反面的下表面、形成于上表面上的一连接 电路以及形成于下表面上并电连接至连接电路的多个端子。所述多个端子符 合一通用串行总线标准。
多个无源的电子元件、通用串行总线控制器裸晶以及内存裸晶黏着于基 板的上表面上并电连接至连接电路，其中所述多个无源的电子元件、该通用 串行总线控制器裸晶及该内存裸晶由一绝缘材料包覆。基板固定于壳体中， 使基板的下表面上的所述多个端子外露。
本实用新型的有益技术效果在于，根据本实用新型的电子系统封装结构 可以简化封装的制程、降低封装的成本并且产品可微小化。
关于本实用新型的优点与精神可以通过以下的实用新型详述及附图得 到进一歩的了解。
图1A为根据本实用新型的第一具体实施例的电子系统封装结构的基板 的俯视图。
图1B为根据本实用新型的第一具体实施例的电子系统封装结构的基板 的仰视图。
图2A为根据本实用新型的第一具体实施例的电子系统封装结构的基板
的截面视图。
图2B为根据本实用新型的第一具体实施例的电子系统封装结构的基板 的立体视图。
图3为根据本实用新型的第一具体实施例的电子系统封装结构的外观视图。
图4为根据本实用新型的第一具体实施例的电子系统封装结构的分解视图。
图5A为根据本实用新型的第二具体实施例的电子系统封装结构的基板 的俯视图。
图5B为根据本实用新型的第二具体实施例的电子系统封装结构的基板
的截面视图。
其中，附图标记说明如下 1:电子系统封装结构 12:电子元件 16:内存封装芯片 20:壳体 102:下表面 200:上壳体部分 2000:开口 30: 34 38
USB控制器裸晶 绝缘材料
10:基板
14: USB控制器裸晶
18:绝缘材料
100:上表面
104:端子
202:下壳体部分
32:电子元件 36:内存裸晶 300:上表面
具体实施方式
请参阅图1A及图1B。图1A为根据本实用新型的第一具体实施例的电 子系统封装结构的基板10的俯视图。图1B为根据本实用新型的第一具体实 施例的电子系统封装结构的基板10的仰视图。
如图1A所示，电子系统封装结构包含基板10、多个无源的电子元件12、 一通用串行总线控制器裸晶14(后文简称为USB控制器裸晶)以及一内存封 装芯片16。基板10具有上表面100，并且一连接电路形成于上表面100上。
于实际应用中，基板10可以是一印刷电路板。
所述多个无源的电子元件12可以包含电阻器、电容器、电感器以及振
荡器等。于一具体实施例中，多个无源的电子元件12可以通过一表面黏着 技术黏着于基板10的上表面100上并同时电连接至连接电路。
如图1B所示，基板IO具有为上表面100的反面的下表面102，并且多 个端子104形成于基板10的下表面102上并电连接至连接电路。所述多个 端子104符合一通用串行总线标准。于一具体实施例中，如图1B所示，基 板10的下表面102上可以形成具有指印状形式(fingerprint)的四个端子104。 根据本实用新型的电子系统封装结构可以插入至一外部的电子装置(例如电 脑)中，并通过所述多个端子104进行数据的存取。
USB控制器裸晶14黏着于基板10的上表面100上并电连接至连接电路。 于实际应用中，USB控制器裸晶14可以通过一银胶黏着于基板10的上表面 100上，之后USB控制器裸晶14可以通过一打线接合(wire-bonding)方式， 通过焊线连接USB控制器裸晶14及预先设置于基板10的上表面100上的 接合点(bondingpad)，使得USB控制器裸晶14电连接至连接电路。
请参阅图2A及图2B。图2A为根据本实用新型的第一具体实施例的电 子系统封装结构的基板10的截面视图。图2B为根据本实用新型的第一具体 实施例的电子系统封装结构的基板10的立体视图。
其中，所述多个无源的电子元件12以及USB控制器裸晶14以一绝缘 材料18包覆。于实际应用中，绝缘材料18可以是一环氧树脂(epoxyresin)。 除了提供绝缘的功能外，绝缘材料18亦能降低电子元件12以及USB控制 器裸晶14受到外界环境因素的影响，例如水气的侵入或温度的变化，以保 持其正常运行。
内存封装芯片16黏着于基板10的上表面100上并电连接至连接电路。 需注意的是，内存封装芯片16以一薄型小尺寸封装(Thin Small Outline Package, TSOP)技术先行封装。TSOP的特点为不仅能够在芯片周围安排导 线，还可搭配表面黏着技术于电路板上配置线路。此外，当芯片电流大幅变 动时，TSOP亦可降低输出电压的扰动，因此适合高频应用，同时也大幅提 升可靠度。
由于本实用新型中仅电子元件12以及USB控制器裸晶14以绝缘材料18包覆，而内存封装芯片16是己封装的，并独立黏着于基板10的上表面 100上，因此当USB控制器裸晶14损坏时，只需将损坏的USB控制器裸晶14丢弃即可，无须将内存封装芯片16—并丢弃，故本实用新型的封装方式没有现有的封装方式具有成本风险的缺陷。
此外，于此实施例中的USB控制器裸晶14不需以现有的TQFP或LGA 封装技术先行封装再黏着于基板10的上表面100上，故可省去许多封装的成本。另一方面，由于USB控制器裸晶14不需先行封装，因此根据本实用新型的封装方式可以使用尺寸较小的基板10，使产品的尺寸縮减。
当电子元件12、 USB控制器裸晶14及内存封装芯片16皆黏着于基板10的上表面100上并与连接电路电连接后，基板10紧固于一壳体20中，并且仅使基板10的下表面102上的所述多个端子104外露，如图3所示。
请参阅图4。图4为根据本实用新型的第一具体实施例的电子系统封装结构的分解视图。于一具体实施例中，壳体20包含一上壳体部分200及对应该上壳体部分200的一下壳体部分202。上壳体部分200及下壳体部分202互相结合，致使基板固定于由上壳体部分200及下壳体部分202定义的一凹槽中。如图4所示，上壳体部分200预先成型并且其上具有对应于基板的下表面102上的端子104的狭长型开口2000。请再参阅图3，当上壳体部分200 及下壳体部分202互相结合后，所述多个端子104可以通过所述多个开口外露。
于实际应用中，上壳体部分200及下壳体部分202可以通过一超音波焊接(ultrasonic welding)方式互相接合。或者，上壳体部分200及下壳体部分202可以通过一扣合的方式互相结合。
请参阅图5A及图5B。图5A为根据本实用新型的第二具体实施例的电子系统封装结构的基板30的俯视图。图5B为根据本实用新型的第二具体实施例的电子系统封装结构的基板30的截面视图。
如图5A所示，电子系统封装结构包含基板30、多个无源的电子元件32、 通用串行总线控制器裸晶(后文简称为USB控制器裸晶)34以及内存裸晶36。 基板30具有上表面300和为上表面300的反面的下表面。 一连接电路形成于上表面300上，并且多个端子形成于基板30的下表面上并电连接至连接电路。所述多个端子符合一通用串行总线标准。
多个无源的电子元件32、 USB控制器裸晶34以及内存裸晶36黏着于 基板30的上表面上并电连接至连接电路。于实际应用中，USB控制器裸晶 34及内存裸晶36可以通过一银胶黏着于基板30的上表面300上，并且分别 通过一打线接合方式电连接至连接电路，如图5B所示。此外，所述多个无 源的电子元件32、USB控制器裸晶34及内存裸晶36由一绝缘材料38包覆。
由于此实施例中的USB控制器裸晶34及内存裸晶36皆不需以现有的 封装技术先行封装再黏着于基板30的上表面300上，故可简化制造工艺及 省去许多封装的成本。另一方面，由于USB控制器裸晶34及内存裸晶36 皆不需先行封装，因此于此实施例中的封装方式亦可以使用尺寸较小的基板 30，使产品微小化。
当电子元件32、 USB控制器裸晶34及内存裸晶36皆黏着于基板30的 上表面300上并与连接电路电连接后，基板30固定于一壳体中，致使基板 30的下表面上的所述多个端子外露。关于壳体的构造以及封装工艺请再参阅 图3、图4及相关叙述，在此便不再赘述。
相较于现有技术，总结来说，根据本实用新型的电子系统封装结构可以 具有下列的优点简化封装的工艺、降低封装的成本以及产品可微小化。
通过以上较佳具体实施例的详述，希望能更加清楚描述本实用新型的特 征与精神，而并非以上述所披露的较佳具体实施例来对本实用新型的范畴加 以限制。相反地，其目的是希望能在本实用新型的保护范围内涵盖各种改变 及具有等同性的安排。因此，本实用新型的保护范围应该根据上述的说明作 最宽广的解释，以致使其涵盖所有可能的改变以及具有等同性的安排。
权利要求1. 一种电子系统封装结构，其特征在于，包含一基板，该基板具有一上表面、为该上表面的反面的一下表面、形成于该上表面上的一连接电路以及形成于该下表面上并电连接至该连接电路的多个端子，所述多个端子符合一通用串行总线标准；多个无源的电子元件，所述多个无源的电子元件黏着于该基板的该上表面上并电连接至该连接电路；一通用串行总线控制器裸晶，该通用串行总线控制器裸晶黏着于该基板的该上表面上并电连接至该连接电路，其中所述多个无源的电子元件以及该通用总线控制器裸晶以一绝缘材料包覆；一内存封装芯片，该内存封装芯片黏着于该基板的该上表面上并电连接至该连接电路；以及一壳体，该基板固定于该壳体中，使该基板的该下表面上的所述多个端子外露。
2. 如权利要求l所述的电子系统封装结构，其特征在于，该内存封装芯 片为采用一薄型小尺寸封装技术先行封装的芯片。
3. 如权利要求l所述的电子系统封装结构，其特征在于，该内存封装芯 片通过一表面黏着技术黏着于该基板的该上表面上。
4. 如权利要求l所述的电子系统封装结构，其特征在于，所述多个无源 的电子元件通过一表面黏着技术黏着于该基板的该上表面上。
5. 如权利要求l所述的电子系统封装结构，其特征在于，该通用串行总 线控制器裸晶通过一银胶黏着于该基板的该上表面上。
6. 如权利要求l所述的电子系统封装结构，其特征在于，该通用串行总 线控制器裸晶通过一打线接合方式电连接至该连接电路。
7. 如权利要求l所述的电子系统封装结构，其特征在于，该壳体包含一 上壳体部分及对应该上壳体部分的一下壳体部分，该上壳体部分及该下壳体 部分互相结合，使该基板固定于由该上壳体部分及该下壳体部分定义的一凹 槽中。
8. 如权利要求7所述的电子系统封装结构，其特征在于，该上壳体部分 及该下壳体部分通过一超音波焊接方式互相接合。
9. 如权利要求7所述的电子系统封装结构，其特征在于，该上壳体部分 及该下壳体部分通过一扣合的方式互相结合。
10. 如权利要求1所述的电子系统封装结构，其特征在于，所述多个无 源的电子元件包含一电阻器、 一电容器、 一电感器以及一振荡器的至少其中 之一。
11. 如权利要求1所述的电子系统封装结构，其特征在于，该绝缘材料为环氧树脂。
12. 如权利要求1所述的电子系统封装结构，其特征在于，该基板为一 印刷电路板。
13. —种电子系统封装结构，其特征在于，包含一基板，该基板具有一上表面、为该上表面的反面的一下表面、形成于 该上表面上的一连接电路以及形成于该下表面上并电连接至该连接电路的 多个端子，所述多个端子符合一通用串行总线标准；多个无源的电子元件，所述多个无源的电子元件黏着于该基板的该上表 面上并电连接至该连接电路；一通用串行总线控制器裸晶，该通用串行总线控制器裸晶黏着于该基板 的该上表面上并电连接至该连接电路；一内存裸晶，该内存裸晶黏着于该基板的该上表面上并电连接至该连接 电路，其中所述多个无源的电子元件、该通用串行总线控制器裸晶及该内存 裸晶由一绝缘材料包覆；以及一壳体，该基板固定于该壳体中，使该基板的该下表面上的所述多个端子夕卜露°
14. 如权利要求13所述的电子系统封装结构，其特征在于，所述多个无 源的电子元件通过一表面黏着技术黏着于该基板的该上表面上。
15. 如权利要求13所述的电子系统封装结构，其特征在于，该通用串行 总线控制器裸晶及该内存裸晶通过一银胶黏着于该基板的该上表面上。
16. 如权利要求13所述的电子系统封装结构，其特征在于，该通用串行 总线控制器裸晶及该内存裸晶分别通过一打线接合方式电连接至该连接电 路。
17. 如权利要求13所述的电子系统封装结构，其特征在于，该壳体包含一上壳体部分及对应该上壳体部分的一下壳体部分，该上壳体部分及该下壳 体部分互相结合，使该基板固定于由该上壳体部分及该下壳体部分定义的一凹槽中。
18. 如权利要求17所述的电子系统封装结构，其特征在于，该上壳体部 分及该下壳体部分通过一超音波焊接方式互相接合。
19. 如权利要求17所述的电子系统封装结构，其特征在于，该上壳体部 分及该下壳体部分通过一扣合的方式互相结合。
20. 如权利要求13所述的电子系统封装结构，其特征在于，所述多个无 源的电子元件包含一电阻器、 一电容器、 一电感器以及一振荡器的至少其中 之一。
21. 如权利要求13所述的电子系统封装结构，其特征在于，该绝缘材料为环氧树脂。
22. 如权利要求13所述的电子系统封装结构，其特征在于，该基板为一 印刷电路板。
专利摘要本实用新型披露一种电子系统封装结构。根据本实用新型的电子系统封装结构包含基板、多个无源的电子元件、通用串行总线控制器裸晶、内存封装芯片以及壳体。基板具有一上表面、为上表面的反面的一下表面、形成于上表面上的一连接电路以及形成于下表面上并电连接至连接电路的多个端子，多个端子符合一通用串行总线标准；多个无源的电子元件黏着于基板的上表面上并电连接至连接电路；通用串行总线控制器裸晶黏着于基板的上表面上并电连接至连接电路，多个无源的电子元件以及通用总线控制器裸晶以一绝缘材料包覆；内存封装芯片黏着于基板的上表面上并电连接至连接电路；基板固定于壳体中，使基板的下表面上的所述多个端子外露。
文档编号G06K19/077GK201207392SQ200820009489
公开日2009年3月11日 申请日期2008年4月28日 优先权日2008年4月28日
发明者宋明芳, 杨家铭, 林大发, 林淑惠, 董悦明 申请人:华泰电子股份有限公司