专利名称：一种数字信号处理器加载方法、电子装置以及电子系统的制作方法
技术领域：
本发明涉及计算机技术领域，具体涉及一种数字信号处理器加栽方法、电 子装置以及电子系统。
背景技术：
随着数字电路的日益发展，通常由基本的门电路和触发器构成的现场可编
程门阵列(FPGA, Field Programmable Gate Array),以其具有速度快，应用 灵活等特点，越来越多的与中央处理器(CPU, Center Process Unit)、数字信 号处理器(DSP, Digital Signal Processing)组成高速数字电路系统。这类系 统中的DSP和FPGA大多数都有CPU进行加载配置，才可以使用。有些DS P在上电之后，使用之前需要加载复位配置字(RCW, Reset Configuration W ord )，加载RCW的目的是配置DSP上的时钟和接口等硬件资源。
现有DSP加载RCW的方法是增加一个单独的存储器件，如电可擦可编程 只读存4诸器(EEPROM， Electrically Erasable Programmable Read-Only Memo ry), 将需要加载的RCW存储在EEPROM中，当启动DSP的后，DSP从EE PROM中通过集成电路总线(I2C， Intel - Integrated Circuit bus)或者串行外 围设备接口 (SPI, Serial Peripheral Interface)等串行接口中获取到RCW，参 见图l所述，为现有技术中启动装置后，装置中的DSP获取EEPROM中的R CW的示意简图。具有图中所示闪存Flash模块、EEPROM模块、CPU模块、 FPGA模块和DSP模块的装置(或者数字电路系统)在上电后，CPU模块启 动，当CPU模块中输出的复位信号POR为高电平时，DSP模块根据接收到P OR为高电平信号，从EEPROM模块中获取存储的RCW， EEPROM模块与D SP模块通信的接口可以是fC或者SPI等；根据获取的RCW执行对DSP中 的时钟和接口等硬件资源的配置。图1中Flash模块和FPGA模块不参与DSP 加栽RCW， FPGA模块通过本地总线(Local Bus )接受CPU的控制。
采用这种DSP加载RCW的方法，由于EEPROM中存储的数据不能由C PU控制，因此，更新存储在EEPROM中的RCW非常不方便，且不利于远程升级RCW。而且，单独的EEPROM模块增加生产装置的成本，不利于设备的 小型化。
发明内容
本发明实施例提供一种数字信号处理器DSP加载方法和电子装置，使得不
需要单独的EEPROM模块为DSP提供需要加载的RCW。
本发明实施例提供一种数字信号处理器DSP加载方法，包括 DSP接收现场可编程门阵列FPGA发送的通知DSP执行初始化的信号； 所述DSP根据所述接收到通知DSP执行初始化的信号，获取所述FPGA中
存储的复位配置字RCW;
所述DSP根据所述获取的RCW,执行对所述DSP的硬件资源的配置。 本发明实施例还提供一种电子装置，包括
接收单元，用于接收现象可编程门阵列FPGA发送的通知执行初始化的信
，
获取单元，用于根据所述接收到通知执行初始化的信号，获取所述FPGA 中存储的复位配置字RCW;
配置单元，用于根据所述获取的RCW，执行对硬件资源配置。 本发明实施例还提供一种电子系统，包括
数字信号处理器，用于接收现象可编程门阵列FPGA发送的通知执行初始 化的信号；根据所述接收到通知执行初始化的信号，获取所述FPGA中存储的 复位配置字RCW;根据所述获取的RCW,执行对硬件资源配置。
要加载的RCW。由于FPGA可以由CPU来控制，因此，存储在FPGA中存储单 元上的RCW可以由CPU控制更新，并实现远程控制。不用单独增加存储单元 为DSP提供RCW，降低了生产成本。
图1是现有技术中DSP加载RCW时装置中的信号流向示意简图； 图2是本发明实施例一提供的一种DSP加载方法的流程简图；图3是本发明实施例二中装置中信号流向示意筒图； 图4是本发明实施例二提供的一种DSP加载方法的流程简图； 图5是本发明实施例三提供的一种电子装置逻辑图； 图6是本发明实施例四提供的一种电子装置逻辑图； 图7是本发明实施例五提供的一种电子系统逻辑图。
具体实施例方式
本发明实施例提供一种数字信号处理器DSP加载方法。本发明实施例还提 供相应的装置和系统。以下分别进行详细说明。 实施例一
本实施例提供了一种数字信号处理器DSP加载方法，如图2所示，该方法 包括
步骤A1: DSP接收现场可编程门阵列FPGA发送的通知DSP执行初始化的 信号；
步骤A2: DSP根据接收到通知DSP执行初始化的信号，获取FPGA中存储 的复位配置字RCW;
步骤A3: DSP根据获取的RCW,执行对该DSP的硬件资源的配置。 通过以上步骤A1至步骤A3的说明，该DSP实现了对自身的加载，即对自 身的硬件资源的配置，本发明实施例实现了一种数字信号处理器DSP加载方 法，通过该方法，不需要增加独立的存储设备，如EEPROM等，来存储RCW, 而是通过获取在FPGA中存储RCW。由于FPGA可以由CPU来控制，因此，更 新存储在FPGA中存储单元上的RCW可以由CPU控制更新，和远程控制。不用 单独增加存储单元为DSP提供RCW,降低了生产成本。
实施例二
本发明实施例提供了 一种数字信号处理器DSP加载方法。为了便于理解本 发明实施例提供的一种DSP加载方法，首先对图3所示一种至少包括CPU模块， Flash模块，FPGA模块和DSP模块的装置做说明。要想^FPGA模块和DSP模块 正常工作，需要分别对DSP模块和FPGA模块进行加载，才可以使得该装置可以正常工作。该装置中CPU模块与FPGA模块之间通过本地总线(Local Bus) 进行通信，在该FPGA中通过逻辑编程实现具有fC或者SPI接口的EEPROM, 该FPGA中的EEPROM通过fC或者SPI接口与DSP通信，FPGA完成对自身的配 置后，再将存储的RCW加载到DSP中，实现DSP加载RCW。
下面根据以上有关本发明实施例的说明，对本发明实施例提供的一种方法 做说明。参见图4所示，该方法包括
步骤l:装置上电；
步骤2:装置中的FPGA通过CPU下载到装置中存储单元保存的逻辑代码和 RCW;
其中，需要理解的是FPGA在上电后，需要通过CPU从与CPU控制的存储 单元中获取到编程代码和相关的配置信息等，当掉电后，FPGA恢复空白，内 部逻辑关系消失，因此，FPGA能够反复使用，而且在FPGA中通过逻辑编程可 以实现多种接口的EEPROM，该多种接口可以是SPI或者fC等，这是FPGA具 有灵活使用的优点。该装置中的存储单元可以是闪存Flash。
其中，CPU与FPGA之间的通信接口可以是本地总线Local Bus。
步骤3: FPGA根据获取的逻辑代码和RCW,生成至少一个逻辑模块，其 中，逻辑模块中至少有一个是存储有RCW的存储模块，该存储模块可以是 FPGA中实现的EEPROM 、或者随机存取记忆体(RAM ， Random Access Memory)等存储纟莫块；
步骤4: FPGA发送通知DSP执行初始化的信号；
其中，FPGA发送通知DSP执行初始化的信号具体可以是通过FPGA输出高 电平信号给DSP上的POR管脚。需要说明的是，DSP在没有配置之前一直处于 复位状态，这是POR管脚接收到的信号是低电平信号，当POR管脚接收到的信 号为高电平信号时，可以认为该DSP被激活，该DSP执行加载RCW，和根据加 载的RCW进行配置。还需要理解的时，当CPU、或者其他外部控制需要更新 DSP上加载的RCW，或者重新对DSP进行配置的时候，输出给DSP上POR管脚 的电平将会置于低电平一段时间后，变为高电平，这样就可以控制DSP重新接 着RCW,执行配置。步骤5: DSP接收到FPGA发送的通知DSP执行初始化的信号，根据上述接 收到的通知DSP执行初始化的信号，获取FPGA中存储的RCW;
其中，RCW可以存储在FPGA中的EEPROM、或者RAM等存储模块中。 DSP与FPGA之间传输RCW的接口可以SPI、或者fC等接口。
步骤6: DSP根据获取的RCW,执行对该DSP的硬件资源的配置。
其中，步骤6中DSP根据获取的RCW,执行对硬件资源的配置主要包括 时钟和接口等硬件资源的配置。
通过以上步骤1至步骤6的说明，本发明实施例实现了一种数字信号处理器 DSP加载方法，通过该方法，装置中不需要增加独立的存储设备，如EEPROM 等，来存储RCW,而是通过在FPGA中建立存储RCW的存储单元，装置中的 DSP通过的FPGA中的存储单元中存储的RCW，来获取需要加载的RCW。由于 FPGA可以由CPU来控制，因此，更新存储在FPGA中存储单元上的RCW可以 由CPU控制更新，和远程控制。不用单独增加存储单元为DSP提供RCW,降低 了生产成本。
还需要说明的是，为了使得本发明实施例提供的方法更稳定，保证装置能 够正常工作，该方法在步骤5之后，步骤6之前还可以包括
步骤7: DSP判断加载的RCW是否正确，如果是，进入步骤6，如果否， 进入步骤5。
需要说明的是，RCW通常按照一定的格式存储的，因此，DSP在加载RCW 时要满足一定的时序要求的。如果时序顺序错误，则加载通常是错误的。通过 增加步骤7使得该DSP在加载RCW时，可以尽早发现加载的RCW错误，而选择 重新加载，以避免后续的错误。
本发明实施例提供的方法还可以在步骤6之后包括
步骤8: DSP输出配置结果，该配置结果通过FPGA转发给CPU;
步骤9: CPU接收到配置结果，根据配置结果判断配置是否成功，如果否， CPU通知FPGA进入步骤4。
需要说明的是，DSP根据获取的RCW,执行对自身的配置之后，会输出配 置结果，该配置结果通常为时钟信号，CPU可以根据输出的时钟信号判断该DSP是否可以运行，和该DSP的工作频率是否正确。如果CPU判断配置的结果 为错误，会通知FPGA发送通知DSP执行初始化的信号给DSP， FPGA接收到该 通知后，执行步骤4。也可以任务是CPU通过FPGA间接控制DSP重新加载RCW。 本实施例提供的方法，由于增加了步骤8和步骤9，使得DSP判断根据加载 的RCW进行的配置是否成功，从而使得DSP更加智能化，更好的为用户提供服 务。
实施例三
本发明实施例提供了一种电子装置，参加图5所示，包括接收单元101、 获取单元102和配置单元103。该电子装置还可以包括输出单元104和/或第一 判断单元105。
其中，接收单元IOI,用于接收FPGA发送的通知执行初始化的信号； 其中，接收单元101可以是通过集成电路总线fC、或者串行外围设备接口
SPI等接口 ，接收FPGA发送的通知执行初始化的信号。
获取单元102，用于根据接收到的上述通知执行初始化的信号，获取上述
FPGA中存储的RCW;
配置单元103，用于根据上述获取的RCW，执行对硬件资源配置； 输出单元104,用于输出配置单元103中的配置结果给FPGA，由FPGA将
输出结果转发给CPU。其中，通常输出的配置结果为配置后DSP工作的时钟信号。
通过以上对本发明实施例提供的一种电子装置的说明，该电子装置从 FPGA中获取RCW,由于CPU可以直接对FPGA中的存储的RCW进行更新，使 得该电子装置可以由CPU控制更新RCW，在有FPGA的环境下，不用单独增加 存储单元为DSP提供RCW，降低了生产成本。
为了使得该电子装置具备更好的可靠性，该电子装置还可以包括
第一判断单元105,用于判断所述获取的RCW是否正确，如果是，发送判 断为是的结果给配置单元103，如果否，发送判断为否的结果给获取单元102;
通过增加第一判断单元105, 4吏得该带电子装置能够更智能，更好的为用 户提供服务。需要理解的是，以上本发明实施例提供的一种电子装置可以是一 个数字信号处理器DSP。实施例四
本发明实施例4是供了一种电子装置，参见图6所示，该电子装置包括了实 施例三中提供的电子装置，即实施例三提供的电子装置为本实施例中提供的电 子装置的一组成部分，本发明实施例提供的电子装置包括存储单元IO、中央 处理器CPU单元20、现场可编程门阵列FPGA单元30和数字信号处理器DSP单 元40。
其中，存储单元IO,用于存储配置FPGA的逻辑代码和RCW,存储单元IO 可以是闪存Flash;
CPU单元20,用于将存储单元1 O存储的配置FPGA的逻辑代码和RCW转发 给FPGA单元30;
RCW;根据获取的逻辑代码和RCW,生成至少一个逻辑模块，该逻辑模块中 至少包括一个存储有RCW的寄存器单元301 ，该寄存器单元可以是在FPGA中 实现的EEPROM、或者RAM;该FPGA单元30用于发送通知DSP执行初始化的 信号，将存储的RCW发送给DSP单元40。
其中，需要说明的是，FPGA单元30至少包括寄存器单元301,该寄存器单 元301用于存储RCW。
DSP单元40可以是实施例三提供的一种电子装置，具体说明可以参照实施 例而的i兌明。
通信，FPGA单元30与DSP单元40之间通信的接口可以是^C接口 ，或者是SPI
等接口。
还需要说明的是，CPU单元20还用于接收有FPGA单元30转发的DSP单元 40发送的配置结果，根据接收到的DSP单元40的配置结果，判断DSP单元40中 的配置是否成功，如果是，结束有关DSP加载和配置的操作流程，如果否，通 知FPGA单元30发送通知DSP单元40执行初始化的信息，即由CPU单元20通过 FPGA单元3 0间接控制DSP单元40 。
通过以上对本发明实施例提供的一种电子装置的说明，该装置中通过在FPGA单元中生成寄存器单元，来存储RCW, DSP单元从FPGA单元中获取 RCW,而不需要增加独立于FPGA单元的存储单元存储RCW。由于FPGA单元 可以由CPU单元来控制，因此，根据存储在FPGA单元中存储的RCW可以由 CPU单元控制更新，和远程控制，同时，也降低了生产成本。 实施例五
本实施例提供了一种电子系统，该电子系统中包括数字信号处理器 DSP402,还可以包括现场可编程门阵列FPGA302、存储装置102和中央处理单 元CPU202。
其中，DSP402，用于接收现象可编程门阵列FPGA发送的通知执行初始化 的信号；根据所述接收到通知执行初始化的信号，获取所述FPGA中存储的复 位配置字RCW;根据所述获取的RCW，执行对硬件资源配置。
现场可编程门阵列FPGA302,用于获取装置中存储单元保存的逻辑代码和 复位配置字RCW;根据获取的逻辑代码和RCW,生成至少一个逻辑模块，所 述逻辑模块中至少有一个是存储有RCW的存储模块；发送所述通知执行初始 化的信号。
存储装置102,用于存储配置FPGA的逻辑代码和RCW;
中央处理单元CPU202,用于将所述存储单元中存储的配置FPGA的逻辑代 码和RCW发送给所述FPGA。
其中，该电子系统中的DSP402、 FGPA302、存储装置102、 CPU202与实 施例四中DSP单元40、 FPGA单元30、存储单元IO、 CPU20对应相似，详细说 明可以参考实施例四中的说明。
通过以上对本发明实施例提供的一种电子系统的说明，该系统中通过在 FPGA中生成寄存器单元，来存储RCW， DSP从FPGA单元中获取RCW,而不 需要增加独立于FPGA的存储单元存储RCW。由于FPGA可以由CPU单元来控 制，因此，根据存储在FPGA中存储的RCW可以由CPU单元控制更新，和远程 控制，同时，也降低了生产成本。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步 骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括ROM、 RAM、磁盘或光盘等。
以上对本发明实施例所提供的一种数字信号处理器DSP加载方法以及电 子装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进 行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想； 同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式
及应 用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限 制。
权利要求
1、一种数字信号处理器DSP加载方法，其特征在于，包括DSP接收现场可编程门阵列FPGA发送的通知DSP执行初始化的信号；所述DSP根据所述接收到通知DSP执行初始化的信号，获取所述FPGA中存储的复位配置字RCW；所述DSP根据所述获取的RCW，执行对所述DSP的硬件资源的配置。
2、 根据权利要求1所述的方法，其特征在于，所述获取FPGA中存储的RCW 之后，所述方法还包括所述DSP判断所述获取的RCW是否正确，如果是，执行所述根据所述获取 的RC W执行对所述DSP的硬件资源的配置。
3、 根据权利要求2所述的方法，其特征在于，所述DSP判断获取的RCW 是否正确的判断结果为否定时，再次执行所述获取FPGA中存储的RCW。
4、 根据权利要求1至3任一项所述的方法，其特征在于，所述根据获取的 RCW,执行对所述DSP的硬件资源的配置之后，所述方法还包括所述DSP输出配置结果通过所述FPGA转发给所述CPU。
5、 根据权利要求l所述的方法，其特征在于，所述获取FPGA中存储的 RCW,具体包4舌通过DSP与FPGA之间的集成电路总线fC或者串行外围设备接口 SPI获取 FPGA中存储的RCW。
6、 一种电子装置，其特征在于，包括接收单元，用于接收现象可编程门阵列FPGA发送的通知执行初始化的信获取单元，用于根据所述接收到通知执行初始化的信号，获取所述FPGA 中存储的复位配置字RCW;配置单元，用于根据所述获取的RCW，执行对硬件资源配置。
7、 根据权利要求6所述的电子装置，其特征在于，所述电子装置还包括 第一判断单元，用于判断所述获取的RCW是否正确，如果是，发送判断为是的结果给所述配置单元，如果否，发送判断为否的结果给所述获取单元。
8、 根据权利要求6至7任一项所述的电子装置，其特征在于，所述接收单元通过集成电路总线fC、或者串行外围设备接口SPI，接收所述FPGA发送的 通知扭^f于初始化的信号。
9、 冲艮据权利要求8所述的电子装置，其特征在于，所述装置还包括 现场可编程门阵列FPGA单元，用于获取装置中存储单元保存的逻辑代码和复位配置字RCW;根据获取的逻辑代码和RCW,生成至少一个逻辑模块， 所述逻辑模块中至少有一个是存储有RCW的存储模块；发送所述通知执行初 始化的信号。
10、 根据权利要求9所述的电子装置，其特征在于，所述装置还包括 存储单元，用于存储配置FPGA单元的逻辑代码和RCW; 中央处理器CPU单元，用于将所述存储单元中存储的配置FPGA单元的逻辑代码和RCW发送给所述FPGA单元。
11、4艮据权利要求10所述的电子装置，其特征在于，所述电子装置还包括 输出单元，用于输出配置结果给所述FPGA单元；所述FPGA单元还用于接收所述配置结果，将所述配置结果发送给所述 CPU单元；所述CPU单元还用于接收到所述配置结果，根据所述配置结果，判断配置执行初始化的信号给所述接收单元。
12、 一种电子系统，其特征在于，包括数字信号处理器，用于接收现象可编程门阵列FPGA发送的通知执行初始 化的信号；根据所述接收到通知执行初始化的信号，获取所述FPGA中存储的 复位配置字RCW;根据所述获取的RCW，执行对硬件资源配置。
13、 根据权利要求12所述的电子系统，其特征在于，所述电子系统还包括 现场可编程门阵列，用于获取装置中存储单元保存的逻辑代码和复位配置字RCW;根据获取的逻辑代码和RCW,生成至少一个逻辑模块，所述逻辑模 块中至少有一个是存储有RCW的存储模块；发送所述通知执行初始化的信号。
14、 根据权利要求13所述的电子系统，其特征在于，所述数字信号处理器 通过集成电路总线fC、或者串行外围设备接口SPI,接收所述FPGA发送的通知执行初始化的信号。
15、 才艮据权利要求13所述的电子系统，其特征在于，所述电子系统还包括 存储装置，用于存储配置FPGA的逻辑代码和RCW; 中央处理单元CPU，用于将所述存储单元中存储的配置FPGA的逻辑代码和RCW发送给所述FPGA。
16、 根据权利要求15所述的电子系统，其特征在于，所述数字信号处理器 还用于输出配置结果给所述FPGA;所述FPGA还用于接收所述配置结果，将所述配置结果发送给所述CPU;所述CPU还用于接收到所述配置结果，根据所述配置结果，判断配置是否 成功，如果否，所述CPU通知FPGA执行所述FPGA单元发送通知执行初始化的 信号给所述数字信号处理器。
全文摘要
本发明实施例公开了一种数字信号处理器加载方法，该方法包括DSP接收现场可编程门阵列FPGA发送的通知DSP执行初始化的信号；所述DSP根据所述接收到通知DSP执行初始化的信号，获取所述FPGA中存储的复位配置字RCW；所述DSP根据所述获取的RCW，执行对所述DSP的硬件资源的配置。本发明技术方案中DSP通过的FPGA中的存储单元中存储的RCW，来获取需要加载的RCW，由于FPGA可以由CPU来控制，因此，更新存储在FPGA中存储单元上的RCW可以由CPU控制更新，和远程控制，不用单独增加存储单元为DSP提供RCW，降低了生产成本。
文档编号G06F9/445GK101515240SQ20091013265
公开日2009年8月26日 申请日期2009年3月30日 优先权日2009年3月30日
发明者陈大雄 申请人:华为技术有限公司