专利名称：Soi h型栅mos器件的建模方法
技术领域：
本发明涉及器件提参建模领域，特别涉及一种对H型栅SOI MOS器件建模的方法。
背景技术：
随着集成电路技术的发展和越来越广泛的应用，集成电路设计时必须考虑其高可靠性、高性能、低成本的要求，人们对IC CAD软件统计容差分析、优化设计、成品率、成本分析及可靠性预测的功能和精度要求也越来越高。而在IC CAD软件中，MOSFET的器件模型是将IC设计和IC产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。当今一个精确的MOSFET模型无疑已成为IC CAD设计者首要解决的问题，一直也是国际上研究的重点和热点。目前业界主流的MOSFET器件模型为BSM模型，所对应的SOI MOSFET器件模型为BSMSOI模型。BSIMS0I所针对的器件为条型栅器件，在实际电路设计时，为了方便进行体引出，MOSFET会采用H型栅器件结构，在此种情况下会增加延伸源体结侧面电容以及延伸漏体结侧面电容，原有的BSMSOI模型没有考虑此因素的影响。
发明内容
针对之前建立的模型无法考虑到H型栅器件延伸源体结侧面电容以及延伸漏体结侧面电容对于器件性能的影响，本发明提供了一种对H型栅SOI MOS器件建模的方法，该方法包括a)建立包含模拟条型栅SOI MOS器件的初级MOS器件模型以及模拟延伸源体PN结侧面电容的延伸源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容的延伸漏体PN结侧面电容模型的总体模型；b)对总体模型中的初级MOS器件模型和延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型分别进行参数提取。根据本发明提供的建模方法，考虑延伸源体结侧面电容以及延伸漏体结侧面电容对于H型栅SOI器件的性能的影响，提高了模型的精确度，能够有效的运用于对H型栅SOI器件的仿真设计。
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显图1为根据本发明的H型栅SOI MOS器件建模方法的流程图；图2为示例性的H型栅SOI MOS器件的版图示意图；图3为本发明的模拟H型栅SOI MOS器件的总体模型的大致电路图。附图中相同或相似的附图标记代表相同或相似的部件。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。下面参考图f图3来说明本发明。图1为根据本发明的H型栅SOI MOS器件建模方法的流程图。在步骤S 101中，建立包含模拟条型栅SOI MOS器件的初级MOS器件模型以及模拟延伸源体PN结侧面电容的延伸源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容的延伸漏体PN结侧面电容模型的总体模型。其中，初级MOS器件模型为BSIMS0I模型，延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型为SPICE中的PN结电容模型。参考图2来说明本发明所针对的H型栅SOI MOS器件。图2为示例性的H型栅SOI MOS器件的版图示意图。H型栅SOMOS器件包括源端S201、栅端S202、漏端S203、第一体引出端S204和第二体引出端S205以及第一延伸区域S206和第二延伸区域S207，其中，SA为栅到源端有源区边界的距离，SB为栅到漏端有源区边界的距离，在源端S201和第一延伸区域S206以及第二延伸区域S207之间存在延伸PN结电容S208和S209，在漏端S203和第一延伸区域S206以及第二延伸区域S207之间存在延伸PN结电容S210和S211，在源端S201和栅端S202之间存在源体PN结侧面电容212，在漏端S203和栅端S202之间存在漏体PN结侧面电容213。而目前的BSMSOI模型中未考虑S208-S211这四个延伸PN结侧面电容，而只考虑了源体PN结侧面电容212和漏体PN结侧面电容213。为此，本发明的实施例中通过建立包含模拟条型栅SOI MOS器件的初级MOS器件模型(即BSMSOI模型)以及模拟延伸源体PN结侧面电容(例如S208和S209)的延伸源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容(例如S210和S211)的延伸漏体PN结侧面电容模型的总体模型(子电路模型)，来模拟H型栅SOI MOS器件。例如，可以采用以下的SPICE代码来定义一个子电路模型(即总体模型，电路图大致如图3所示):其中ml, dl, d2为器件名。nmos,pwell为器件模型名。area=0的原因是源漏注入到底时不存在源体、漏体底面结。(如果源漏注入不到底时则需要考虑底面结，具体方式见另一个相关专利申请)。.subckt nch dgs biw=3. 5u il=0. 35u SA=8e-7SB=8e_7as=’iw*SA’ps=’2* (iw+SA)’ psl=’ 2*SA’ ad=’ iw*SB’ pd=’ 2* (iw+SB)’ pdl=’ 2*SB’ dtemp=0count=l (定义子电路 nch的连接节点和参数等，SA以及SB定义如图2所示)mid gseb nmos w=iw l=il as=as ps=ps ad=ad pd=pddtemp=dtemp m=count (定义使用BSMSOI模型的MOS器件ml)vie GND! Ov
dlb s pwell area=0 p j=ps ldtemp=dtemp (定义模拟延伸源体 PN 结侧面电容的延伸源体PN结dl)d2b d pwell area=0 pj=pdl dtemp=dtemp (定义模拟延伸漏体 PN 结侧面电容的延伸漏体PN结d2)。在步骤S102中，对总体模型中的初级MOS器件模型和延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型分别进行参数提取。此过程可以通过商用软件例如安捷伦的MBP(Model BuilderProgrammer)来实施。可以针对某种特定的H型栅SOI工艺，分别提取初级MOS器件模型nmos和延伸PN结侧面电容模型pwell的参数。从而可以对该种工艺中的H型栅SOI MOS器件进行准确的建模。利用环振对此建模方法进行了验证。以中国科学院微电子研究所0.35um SOI工艺为例，101级环振的测试周期为12ns。采用标准方法(即仅仅采用BSMSOI模型)的仿真结果为9. 5ns，而采用根据本发明实施方式所建立的模型模拟结果为12.4ns。可以看出根据本发明实施方式所建立的模型与测试结果符合很好。上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
权利要求
1.一种SOI MOS器件的建模方法，其中该SOI MOS器件为H型栅SOI MOS器件，该方法包括 a)建立包含模拟条型栅SOIMOS器件的初级MOS器件模型以及模拟延伸源体PN结侧面电容的延伸源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容的延伸漏体PN结侧面电容模型的总体模型； b)对总体模型中的初级MOS器件模型和延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型分别进行参数提取。
2.根据权利要求I所述的方法，其中初级MOS器件模型为BSIMS0I模型。
3.根据权利要求I或2中所述的方法，其中延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型为SPICE中的PN结电容模型。
全文摘要
本发明提供了一种SOI MOS器件的建模方法，其中该SOI MOS器件为H型栅的SOI MOS器件，该方法包括a)建立包含模拟条形栅的SOI MOS器件的初级MOS器件模型以及模拟延伸源体PN结侧面电容的源体PN结侧面电容模型和模拟延伸漏体PN结侧面电容的延伸漏体PN结侧面电容模型的总体模型；b)对总体模型中的初级MOS器件模型和延伸源体PN结侧面电容模型和延伸漏体PN结侧面电容模型分别进行参数提取。本发明提供的建模方法考虑了H型栅SOI MOS器件中延伸源体结侧面电容以及延伸漏体结侧面电容对于器件性能的影响，提高了模型的精确度，能够有效的运用于对器件的仿真设计。
文档编号G06F17/50GK102982215SQ20121053688
公开日2013年3月20日 申请日期2013年1月6日 优先权日2013年1月6日
发明者卜建辉, 毕津顺, 罗家俊, 韩郑生 申请人:中国科学院微电子研究所