专利名称：全环栅纳米线场效应晶体管的制作方法
技术领域：
本发明涉及半导体纳米线场效应晶体管。
背景技术：
纳米线场效应晶体管(FET)包括纳米线的掺杂的部分，该部分接触沟道区域并且充当器件的源极区域和漏极区域。使用离子注入以掺杂小直径纳米线的之前制造方法可能导致纳米线的不期望的非晶化或不期望的结掺杂分布。
发明内容
在本发明的一个方面中，提供了一种用于形成纳米线场效应晶体管(FET)器件的方法，该方法包括在半导体衬底之上形成悬挂的纳米线；形成环绕纳米线的一部分的栅极结构；形成与栅极的侧壁相邻并且环绕纳米线的从栅极延伸的部分的保护性间隔物；移除纳米线的未受间隔物结构保护的露出部分；以及在纳米线的露出截面上外延生长掺杂的半导体材料以形成源极区域和漏极区域。在本发明的另一方面中，提供了一种用于形成纳米线场效应晶体管(FET)器件的方法，该方法包括在半导体衬底之上形成悬挂的纳米线；形成环绕纳米线的一部分的栅极结构；形成与栅极的侧壁相邻并且环绕纳米线的从栅极延伸的部分的保护性间隔物；移除纳米线的露出部分以及纳米线的部分以形成由栅极结构包围的纳米线以及间隔物壁限定的腔；以及在腔中在纳米线的露出截面上外延生长掺杂的半导体材料。在本发明的又一方面中，纳米线场效应晶体管(FET)器件包括沟道区域，包括具有从沟道区域延伸的第一远端和从沟道区域延伸的第二远端的硅部分，该硅部分由布置成圆周地环绕该硅部分的栅极结构部分地包围；源极区域，包括接触硅部分的第一远端的第一掺杂的外延硅纳米线延伸；以及漏极区域，包括接触硅部分的第二远端的第二掺杂的外延娃纳米线延伸。在本发明的又一方面中，纳米线场效应晶体管(FET)器件包括沟道区域，包括具有第一远端和第二远端的硅部分，该硅部分由布置成圆周地环绕该硅部分的栅极结构包围；第一腔，由硅部分的第一远端和栅极结构的内径限定；第二腔，由硅部分的第二远端和栅极结构的内径限定；源极区域，包括接触在第一腔中硅部分的第一远端的第一掺杂的外延硅纳米线延伸；以及漏极区域，包括接触在第二腔中硅部分的第二远端的第二掺杂的外延娃纳米线延伸。通过本发明的技术实现附加的特征和优势。在此详细描述本发明的其他一些实施例和方面，并且这些实施例和方面被认为是要求保护的本发明的一部分。为了更好地理解具有优势和特征的本发明，参见说明书和附图。
在说明书末尾的权利要求书中具体指出和清楚限定被视为本发明的主题。通过下面结合所附附图的具体描述，本发明的前述和其他特征以及优势将变得明显，在附图中图I至图13B示出了用于形成场效应晶体管(FET)器件的示例性方法。图14A至图15B不出了用于形成场效应晶体管(FET)器件的备选不例性方法。
具体实施例方式现在参见图1，在布置在硅衬底100上的掩埋氧化物(BOX)层104上限定绝缘体上硅(SOI)部分102。SOI部分102包括SOI衬垫区域106、SOI衬垫区域108和纳米线部分109。可以通过使用光刻并且之后通过诸如例如反应离子蚀刻(RIE)之类的蚀刻工艺来图案化SOI部分102。图2示出了在各向同性蚀刻工艺之后所得的BOX层104和SOI部分102。BOX层104在未被SOI部分102覆盖的区域中凹陷。各向同性蚀刻导致BOX层104的位于SOI部分102之下的部分的侧向蚀刻。侧向蚀刻使得纳米线109悬挂在BOX层104之上。侧向蚀刻形成了在BOX层104中的底切202和在SOI区域106和108的边缘处的悬置部分201。例如可以使用稀释的氢氟酸(DHF)执行BOX层104的各向同性蚀刻。100 I的DHF在室温下每分钟蚀刻约2nm至3nm的BOX层104。在各向同性蚀刻之后，纳米线部分109被平滑以形成椭圆形形状(而在一些情形下，为圆柱形形状)的纳米线110，该纳米线110由SOI衬垫区域106和SOI衬垫区域108悬挂在BOX层104之上。例如可以通过在氢气中对纳米线109的退火来执行纳米线的平滑。示例退火温度的范围可以为600°C至900°C，而氢气压强近似为600托至7托。图3示出了在减小纳米线110的直径的氧化工艺之后的纳米线110。例如可以通过纳米线Iio的氧化之后对生长的氧化物的蚀刻来执行纳米线110的直径的减小。可以重复氧化和蚀刻工艺以实现期望的纳米线110的直径。一旦纳米线110的直径已减小，则在纳米线110的沟道区域之上形成栅极(下文描述)。如下文进一步详细描述的那样，图4A示出了环绕纳米线110形成并且由多晶硅层(覆盖层)404覆盖的栅极402。在多晶硅层404之上沉积诸如例如氮化硅(Si3N4)之类的硬掩模层406。可以通过以下步骤来形成多晶硅层404和硬掩模层406 :在BOX层104和SOI部分102之上沉积多晶硅材料、在多晶硅材料之上沉积硬掩模材料并且通过RIE刻蚀来形成如图4A所示的多晶硅层404和硬掩模层406。可以通过产生栅极402的直立侧壁的定向蚀刻来执行栅极402的蚀刻。在定向蚀刻之后，多晶硅404保留在纳米线110之下和在由栅极402包封的区域之外。可以执行各向同性蚀刻以移除纳米线110之下的多晶硅404。图4B示出了示例性备选布置的立体图，其包括形成在SOI衬垫区域106和108之间的纳米线110上的多个栅极402。可以使用与上述用于制造单行栅极402线的方法类似的方法来执行图4B中所示的布置的制造，并且示出了可以如何使用本文所述的方法在SOI衬垫区域106和108之间的纳米线上形成任何数量的器件。图5示出了沿(图4A的)线A-A的栅极402的截面图。通过环绕纳米线110的 沟道部分沉积诸如氧化硅(SiO2)之类的第一栅极电介质层502形成栅极402。环绕第一栅极电介质层502形成诸如例如氧化铪(HfO2)之类的第二栅极电介质504。环绕第二栅极电介质层504形成诸如例如氮化钛(TaN)之类的金属层506。金属层506由(图4A的)多晶硅层404包围。使用诸如硼(p型)或磷(n型)之类的杂质掺杂多晶硅层404使得多晶硅层404导电。图6A和图6B示出了沿多晶硅层404的相对侧形成的间隔物部分604。通过沉积诸如氮化硅之类的毯式电介质膜并且使用RIE从所有的水平表面处蚀刻电介质膜来形成间隔物。环绕纳米线110的从多晶硅层404延伸的部分形成间隔物壁604，并且间隔物壁604包围纳米线110的一部分。图6A和图6B包括在纳米线110之下以及在(图2的)底切区域202中形成的间隔物部分602。图7A示出了(图6A的)截面图。图7B示出了图6B的示例性备选布置的类似截面图。图8A和图8B示出了在 移除(图7A中所示的)纳米线110的露出部分与SOI衬垫区域106和108的选择性RIE工艺之后所得结构的截面图。选择性RIE工艺的示例包括基于HBr化学反应的RIE，该RIE在蚀刻硅的同时选择性地减少对诸如氧化硅和氮化硅之类的电介质的蚀刻。纳米线110的由间隔物壁604包围的部分未被蚀刻，并且具有由间隔物壁604限定的露出的截面。图9A和图9B示出了在选择性外延娃生长以形成外延纳米线延伸902 (纳米线延伸)之后所得结构的截面图。从纳米线110的由间隔物壁604包围的露出的截面部分外延生长纳米线延伸902。通过外延生长例如可以为n型或p型掺杂的原位掺杂的硅(Si)或锗硅(SiGe)来形成纳米线延伸902。原位掺杂的外延工艺形成纳米线FET的源极区域和漏极区域。例如，可以使用化学气相沉积(CVD)反应器来执行外延生长。用于硅外延的前驱物包括SiCl4、与HCl结合的SiH4。使用氯允许仅在露出的硅表面上选择性沉积硅。用于SiGe的前驱物可以是GeH4，其可以在没有HCl的情形下获得沉积选择性。用于掺杂剂的前驱物可以包括用于n型掺杂的PH3或AsH3和用于p型掺杂的B2H6。针对纯硅沉积，沉积温度范围可以从550°C到1000°C，而针对纯Ge沉积可以低至300°C。图IOA至图IlB示出了用于制造在同一芯片上制造有N-FET和P-FET的互补型金属氧化物半导体(CMOS)的示例方法。由于N-FET和P-FET具有不同掺杂剂类型的纳米线延伸，因此单独地生长N-FET器件和P-FET器件。参见图10A，示出了 N-FET器件和P-FET器件。N-FET由外延阻挡掩模1001覆盖，该掩模1001阻挡从纳米线110的露出的截面部分生长。外延阻挡掩模1001例如可以是被图案化以覆盖N-FET器件的沉积的氧化膜。使纳米线110的P-FET截面部分露出，从而允许使用与上述的工艺类似的选择性外延生长硅沉积工艺形成P+掺杂的纳米线延伸902P。图IOB示出了与针对多个N-FET器件和P-FET器件的图IOA中描述的类似工艺。参见图IlA和图11B，在生长(图IOA和图IOB中的)p+掺杂的纳米线延伸902P之后，移除外延阻挡掩模1001，并且沉积且图案化第二外延阻挡掩模1101以覆盖P-FET和P+掺杂的纳米线延伸902P。使用利用n型原位掺杂的选择性外延来形成n+掺杂的纳米线延伸902N。一旦形成了 n+掺杂的纳米线延伸902N，则可以移除第二外延阻挡掩模1101。可以选择形成P-FET和N-FET纳米线延伸902的顺序以最小化在生长第二纳米线延伸期间在第一生长的延伸中的掺杂剂的扩散。因此，可以在形成P+掺杂的纳米线延伸902P之前形成n+掺杂的纳米线延伸902N的外延。由于可以在单独的处理步骤中执行纳米线延伸902的形成，因此延伸的组成可以不同。例如，针对P-FET器件可以形成SiGe纳米线延伸，而针对N-FET器件可以形成纯硅纳米线延伸。
图12A和图12B示出了在(在上述的纳米线延伸902生长之后执行的)热工艺之后所得结构的示例，该热工艺将掺杂的离子从纳米线延伸902扩散进入纳米线110的由间隔物壁604和栅极404包围以与器件重叠的区域1202中。外延纳米线延伸902在生长时均匀地掺杂，从而在离子从外延纳米线延伸902扩散进入区域1202中之后在纳米线110的区域1202中形成均匀掺杂的分布。对于(在上面的图IOA至图IlB中描述的)CMOS器件而言，可以执行类似的热工艺。当n型掺杂剂和p型掺杂剂扩散特性类似时，针对PFET器件和NFET器件将得到纳米线110的类似掺杂区域。当n型掺杂剂和p型掺杂剂扩散特性不相类似时，n型掺杂剂和p型掺杂剂的渗透将在纳米线110中形成不相类似的区域1202。可以在快速热退火(RTA)室中执行热工艺。例如可以如下条件下执行热工艺退火温度在900°C至1100°C之间、在队气体环境中维持0至10秒。退火温度速率的范围例如可以在50 0C /秒至300 0C /秒之间。
图13A和图13B示出了在纳米线延伸902上和在多晶硅层404之上形成硅化物1302的硅化之后的所得结构。硅化物形成金属的示例包括Ni、Pt、Co以及诸如NiPt之类的合金。当使用Ni时，因其低阻率而形成NiSi相。例如，形成温度包括400°C至600°C。一旦执行了硅化工艺，则可以形成覆盖层和用于连接性的过孔(未示出)。图14A至图15B示出了用于形成纳米线FET的备选示例性方法。该备选示例性方法类似于上面在图I至图13B中描述的方法。然而，当蚀刻纳米线110以移除纳米线110的露出部分时，蚀刻工艺移除了纳米线110的由间隔物壁604和栅极404包围的一部分，以使纳米线110凹陷到栅极402中，并且形成由栅极402、纳米线110和间隔物壁604限定的腔1402。图14A和图14B示出了所得结构的截面图。形成腔1402的侧向蚀刻工艺可以基于时间。间隔物604的宽度变化可以导致凹陷的纳米线110的边缘的位置变化。在腔1402中的蚀刻速率取决于腔的尺寸，其中较窄孔对应于较慢的蚀刻速率。因此，纳米线尺寸的变化将导致腔1402的深度变化。可以通过在形成(图6A和图6B中的)间隔物604之前使用离子(例如硅离子、锗离子和甚至不导致非晶化的诸如硼之类的掺杂剂)轰击纳米线110的露出端部来减小上述变化。纳米线Iio的被轰击部分的蚀刻速率比纳米线110的由栅极材料402保护的未露出部分的蚀刻速率快若干倍。因此，当蚀刻时，腔1402变成与栅极402的侧壁自对准。如果在提升的温度下执行间隔物604的沉积，则沉积工艺可以使露出的纳米线110部分(已被离子轰击的部分)退火并且增加露出的纳米线110部分的抗蚀刻性。对于硅纳米线110而言，可以在较低温度(例如低于500°C )下形成间隔物604以避免使纳米线110的经轰击的部分退火。如果使用其他材料形成所用的纳米线110，则间隔物604的形成温度可以较高。适合间隔物604的高温沉积的备选包括在沉积间隔物604之后，使用损害纳米线110的由间隔物604包封的部分的离子能以倾斜的角度向衬底100执行离子注入。参见图15A和图15B，其示出了具有通过与上面在图9A和图9B中描述的工艺类似的原位掺杂的外延硅生长工艺形成的纳米线延伸1502的所得结构的截面图。外延硅生长在(图14A和图14B的)腔1402中从栅极402中露出的纳米线110开始以形成纳米线延伸1502。一旦形成了纳米线延伸1502，就可以通过例如激光或闪速退火工艺活化掺杂。激光或闪速退火可以降低离子向栅极402的沟道区域1501中的扩散，并且导致在纳米线延伸1502中的高均匀浓度掺杂以及在纳米线110中的突变结。一旦离子被活化，则可以执行与上面在图13A和图13B 中描述的工艺类似的硅化，并且可以形成覆盖层和用于连接性的过孔(未示出)。本文所使用的术语仅出于描述特定实施例的目的，并且并非旨在限制本发明。如本文所用，除非上下文另有清楚指示，否则单数形式“一”、“一个”和“一种”旨在还包括复数形式。还将理解，术语“包括”和/或“包含”在说明书中使用时指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在和添加。下面权利要求书中的所有功能元素加装置或步骤的对应结构、材料、动作和等同物旨在包括用于与在权利要求书中具体限定的其他元素组合地执行功能的任何结构、材料或动作。已出于说明和描述的目的展示了本发明的说明书，但是其并非旨在穷尽本发明或将本发明限制为所公开的形式。在不偏离本发明的范围和精神的情形下，许多修改和变化对于本领域技术人员将是显而易见的。为了最好地说明本发明的原理和实际应用以及使得本领域技术人员能够理解本发明具有适配于所构思的特定用途的各种修改的各种实施例而选择和描述了实施例。本文描绘的图仅是一个示例。可以存在对本文描述的这些图或步骤(或操作)的许多变化，而不偏离本发明。例如，可以以不同顺序执行步骤或可以添加、删除或修改步骤。所有这些变化被视为是要求保护的本发明的一部分。虽然已经描述了本发明的一些优选实施例，但是将理解，在当前和未来本领域技术人员可以做出落入下文权利要求书范围的各种改进和增强。这些权利要求应该被解释为维持首先描述的本发明的适当保护。
权利要求
1.一种用于形成纳米线场效应晶体管(FET)器件的方法，所述方法包括 在半导体衬底之上形成悬挂的纳米线； 形成环绕所述纳米线的第一部分的第一栅极结构； 形成与所述第一栅极结构的侧壁相邻并且环绕所述纳米线的从所述第一栅极结构延伸的部分的第一保护性间隔物； 移除所述纳米线的未受所述第一间隔物保护的露出部分；以及在所述纳米线的露出的截面上外延生长掺杂的半导体材料以形成第一源极区域和第一漏极区域。
2.根据权利要求I所述的方法，其中所述方法还包括 形成环绕所述纳米线的第二部分的第二栅极结构； 形成与所述第二栅极结构的侧壁相邻并且环绕所述纳米线的从所述第二栅极结构延伸的部分的第二保护性间隔物； 移除所述纳米线的未受所述第二间隔物保护的露出部分； 在所述纳米线的露出截面上外延生长掺杂的半导体材料以形成所述第一源极区域和所述第一漏极区域之前，在所述第二栅极结构和所述第二保护性间隔物之上沉积第一保护性掩模； 移除所述第一保护性掩模； 在所述第一栅极结构、所述第一保护性间隔物、所述第一源极区域和所述第一漏极区域之上沉积第二保护性掩模；以及 在所述第二栅极结构的所述纳米线的露出截面上外延生长掺杂的半导体材料以形成第二源极区域和第二漏极区域。
3.根据权利要求2所述的方法，其中所述第一源极区域和所述第一漏极区域的外延生长的掺杂的半导体材料是P型掺杂的材料。
4.根据权利要求2所述的方法，其中所述第二源极区域和所述第二漏极区域的所述外延生长的掺杂的半导体材料是n型掺杂的材料。
5.根据权利要求I所述的方法，其中所述第一栅极结构包括布置在所述纳米线的沟道部分上的氧化硅层、布置在所述氧化硅层上的电介质层以及布置在所述电介质层上的金属层。
6.根据权利要求I所述的方法，其中所述第一栅极结构被形成在包围所述纳米线的栅极部分的圆周层中。
7.根据权利要求I所述的方法，其中所述第一保护性间隔物包括氮化物材料。
8.根据权利要求I所述的方法，其中所述方法还包括加热所述器件以将掺杂剂从所述掺杂的半导体材料向所述纳米线的部分中扩散。
9.一种用于纳米线场效应晶体管(FET)器件的方法，所述方法包括 在半导体衬底之上形成悬挂的纳米线； 形成环绕所述纳米线的一部分的栅极结构； 形成与所述栅极结构的侧壁相邻并且环绕所述纳米线的从所述栅极结构延伸的部分的保护性间隔物； 移除所述纳米线的露出部分以形成由被所述栅极结构包围的所述纳米线和所述间隔物限定的腔；以及 在所述腔中从所述纳米线的露出截面外延生长掺杂的半导体材料。
10.根据权利要求9所述的方法，其中所述方法还包括 在形成与所述栅极的侧壁相邻并且环绕所述纳米线的从所述栅极延伸的部分的保护性间隔物之前，使用离子对所述纳米线的露出部分进行注入。
11.根据权利要求9所述的方法，其中所述方法还包括 在形成与所述栅极的侧壁相邻并且环绕所述纳米线的从所述栅极延伸的部分的保护性间隔物之前，使用离子对所述纳米线的露出部分进行注入以增加所述纳米线的所述露出部分的蚀刻速率性质。
12.根据权利要求9所述的方法，其中在低于500°C的温度下形成与所述栅极侧壁相邻并且环绕纳米线的从所述栅极延伸的部分的所述保护性间隔物。
13.根据权利要求9或权利要求I所述的方法，其中所述外延生长的掺杂的半导体材料是n型掺杂的材料。
14.根据权利要求9或权利要求I所述的方法，其中所述外延生长的掺杂的半导体材料是P型掺杂的材料。
15.根据权利要求9或权利要求I所述的方法，其中所述外延生长的掺杂的半导体材料是娃。
16.根据权利要求9或权利要求I所述的方法，其中所述外延生长的掺杂的半导体材料是SiGe合金。
17.根据权利要求9所述的方法，其中所述栅极结构包括布置在所述纳米线的沟道部分上的氧化硅层、布置在所述氧化硅层上的电介质层和布置在所述电介质层上的金属层。
18.根据权利要求9所述的方法，其中所述栅极结构被形成在包围所述纳米线的栅极部分的圆周层中。
19.根据权利要求9所述的方法，其中所述保护性间隔物包括氮化物材料。
20.根据权利要求9或权利要求I所述的方法，其中所述外延生长的掺杂的半导体材料是原位掺杂的材料。
21.根据权利要求9或权利要求I所述的方法，其中所述外延生长的掺杂的半导体材料被均匀掺杂。
22.—种纳米线场效应晶体管(FET)器件，包括 沟道区域，包括具有从所述沟道区域延伸的第一远端和从所述沟道区域延伸的第二远端的硅部分，所述硅部分由布置成圆周地环绕所述硅部分的栅极结构部分地包围； 源极区域，包括接触所述硅部分的所述第一远端的第一掺杂的外延硅纳米线延伸；以及 漏极区域，包括接触所述硅部分的所述第二远端的第二掺杂的外延硅纳米线延伸。
23.根据权利要求22的器件，其中使用离子均匀地掺杂所述第一外延硅纳米线延伸和所述第二外延娃纳米线延伸。
24.根据权利要求22的器件，其中使用从所述第一外延硅纳米线延伸扩散的离子掺杂所述硅部分的第一远端的部分，并且使用从所述第二外延硅纳米线延伸扩散的离子掺杂所述娃部分的第二远端的部分。
25.根据权利要求22的器件，其中所述硅部分为椭圆形形状。
26.根据权利要求22的器件，其中所述硅部分为圆柱形形状。
27.—种纳米线场效应晶体管(FET)器件，包括 沟道区域，包括具有第一远端和第二远端的硅部分，所述硅部分由布置成圆周地环绕所述硅部分的栅极结构包围； 第一腔，由所述硅部分的第一远端和所述栅极结构的内径限定； 第二腔，由所述硅部分的第二远端和所述栅极结构的内径限定； 源极区域，包括从在所述第一腔中所述硅部分的第一远端外延延伸的第一掺杂的外延娃纳米线延伸；以及 漏极区域，包括从在所述第二腔中所述硅部分的第二远端外延延伸的第二掺杂外延硅纳米线延伸。
28.根据权利要求27所述的器件，其中所述第一外延硅纳米线延伸填充所述第一腔，而所述第二外延硅纳米线延伸填充所述第二腔。
29.根据权利要求27所述的器件，其中所述第一外延硅纳米线和所述第二外延硅纳米线被均匀掺杂。
全文摘要
一种用于形成纳米线场效应晶体管(FET)器件的方法，该方法包括在半导体衬底(100)之上形成悬挂的纳米线(110)；形成环绕纳米线的一部分的栅极结构；形成与栅极的侧壁相邻并且环绕纳米线的从栅极延伸的部分的保护性间隔物(604)；移除纳米线的未受间隔物结构保护的露出部分；以及在纳米线的露出截面上外延生长掺杂的半导体材料(902)以形成源极区域和漏极区域。
文档编号H01L29/775GK102640271SQ201080054985
公开日2012年8月15日 申请日期2010年10月29日 优先权日2009年12月4日
发明者G·科亨, J·常, J·斯莱特, S·邦萨伦蒂普 申请人:国际商业机器公司