增加分栅快闪存储器控制栅高度的方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种增加分栅快闪存储器控制栅高度的方法。
【背景技术】
[0002]随机存储器(例如DRAM与SRAM)在使用过程中存在掉电后存储数据丢失的问题。
[0003]为了克服该问题，人们已经设计并开发了多种快闪存储器。基于浮栅概念的闪存由于具有较小的单元尺寸和良好的工作性能成为较为通用的快闪存储器。
[0004]快闪存储器包括两种基本结构:栅极叠层(stack gate)和分栅(split gate)结构。其中，栅极叠层快闪存储器包括:依次形成于半导体基片上的隧穿氧化物层、存储电子的浮置氮化硅层、控制氧化层、和控制电子存储和释放的控制栅极多晶硅层，即SONOS结构。分栅快闪存储器包括:半导体基片，位于半导体基片上的耦合氧化层、浮栅层及浮栅氮化硅层，所述浮栅层中具有沟槽，所述沟槽两内具有侧墙，所述侧墙之间具有与所述半导体基片相连的源多晶硅层，所述浮栅的两侧还有控制擦除以及编程的字线。
[0005]与栅极叠层存储器不同的是，分栅快闪存储器还在浮栅的一侧形成作为擦除栅极的多晶硅层(也即字线，字线作为控制栅)，在擦写性能上，分栅快闪存储器避免了栅极叠层式存储器的过度擦写问题。
[0006]然而现有的分栅快闪存储器存在列穿通串扰失效(PTC，column punch through)的问题。造成该PTC问题的原因是在制备过程中，对源漏极(S/D)进行离子注入(MP)时，由于字线的凹陷(dimple height)较低，会使頂P注入穿透字线，从而导致PTC问题的产生。
[0007]具体的，请参考图1，图1为现有技术中字线的形貌示意图，其中，字线10的表面具有凸起高度H1、凹陷高度H2及拐角高度H3，其中，凹陷高度H2为字线10的最低处，也是最容易被穿透的地方。请参考图2和图3，图2和图3是现有技术中字线形成过程中的示意图，在多晶硅11形成后，会对多晶硅11进行刻蚀，从而形成字线10，然而，在刻蚀时，由于多晶硅11上会形成有高压栅氧化层40，在刻蚀之前会先去除位于多晶硅11表面的高压栅氧化层40。因为高压栅氧化层40形成在器件区(Cell)，且位于多晶硅11顶部的高压栅氧化层40的厚度比多晶硅11侧壁的薄，而且采用的是对两者刻蚀选择比较低的气体或酸液进行多晶硅11的刻蚀，因此，会导致多晶硅11侧壁顶部处的高压栅氧化层40被刻蚀严重，无法对多晶硅11的侧壁进行保护，从而形成的多晶硅11凹陷高度H2及拐角高度H3较低，后续容易被穿透，造成PTC问题，此外，侧壁底部的高压栅氧化层40无法被刻蚀干净，容易形成残留。
【发明内容】
[0008]本发明的目的在于提供一种增加分栅快闪存储器控制栅高度的方法，能够增加控制栅的高度，防止离子注入穿透，避免造成PTC的问题。
[0009]为了实现上述目的，本发明提出了一种增加分栅快闪存储器控制栅高度的方法，包括步骤:
[0010]提供基片，所述基片上形成有多晶硅层、高压栅介质层及图案化的光阻，所述高压栅介质层形成在所述多晶硅层表面，所述图案化的光阻形成在所述高压栅介质层表面；
[0011]刻蚀去除位于多晶硅层顶部及侧壁的所述高压栅介质层；
[0012]去除所述图案化的光阻；
[0013]在所述多晶硅层的顶部及侧壁形成均匀的介质层；
[0014]使用光刻刻蚀所述多晶硅层形成字线。
[0015]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，采用灰化工艺在所述多晶硅层的顶部及侧壁形成均匀的介质层。
[0016]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，所述灰化工艺采用的气体是氧气。
[0017]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，所述灰化工艺处理时间范围是20s?100s。
[0018]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，所述灰化工艺处理温度范围是150摄氏度?350摄氏度。
[0019]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，使用氢氟酸刻蚀去除位于多晶硅层顶部及侧壁的所述高压栅介质层。
[0020]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，去除所述图案化的光阻包括步骤:
[0021]先采用灰化工艺对所述图案化的光阻进行处理；
[0022]使用湿法刻蚀去除所述图案化的光阻。
[0023]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，使用光刻刻蚀所述多晶硅层形成字线包括步骤:
[0024]涂覆光阻；
[0025]对所述光阻进行曝光显影处理，形成图案化的光阻；
[0026]以所述图案化的光阻为掩膜进行刻蚀，形成字线。
[0027]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，刻蚀所述多晶硅形成字线使用刻蚀的气体或酸液的刻蚀选择比为8:1?12:1，所述刻蚀选择比为多晶硅对氧化硅的刻蚀选择比。
[0028]进一步的，在所述的增加分栅快闪存储器控制栅高度的方法中，所述介质层的材质为氧化硅。
[0029]与现有技术相比，本发明的有益效果主要体现在:首先去除位于多晶硅表面的厚度不均匀的高压栅介质层，接着再多晶硅表面形成厚度较为均匀的介质层，使得后续刻蚀多晶硅时，多晶硅侧壁顶处附近的介质层能够不被刻蚀严重，从而能够对多晶硅侧壁进行保护，使形成的字线具有较高的凹陷高度，避免后续离子注入的穿透，提高器件性能。
【附图说明】
[0030]图1为现有技术中字线的形貌示意图；
[0031]图2和图3为现有技术中字线形成过程中的示意图；
[0032]图4为本发明一实施例中增加分栅快闪存储器控制栅高度的方法的流程图；
[0033]图5至图7为本发明一实施例中字线形成过程中的示意图。
【具体实施方式】
[0034]下面将结合示意图对本发明的增加分栅快闪存储器控制栅高度的方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0035]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0036]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明