使用注入杂质将半导体晶片分离成单个半导体管芯的方法
【专利说明】 使用注入杂质将半导体晶片分离成单个半导体管芯的方法
[0001]本申请为申请日为2007年5月17日、申请号为200780053007.8、发明名称为“使用注入杂质将半导体晶片分离成单个半导体管芯的方法”的中国发明专利申请的分案申请。
技术领域
[0002]本发明一般地涉及一种将半导体晶片分离成单个的半导体管芯的方法，更具体地，涉及一种使用注入杂质将半导体晶片分割成单个半导体管芯的方法，以及一种使用注入杂质制造半导体管芯的方法。
【背景技术】
[0003]在集成电路的制造过程中，通过一系列的材料沉积和去除处理，多个集成电路(半导体管芯)同时形成在单个半导体晶片上。然后在被称为切割的处理中，从晶片分离出单个的半导体管芯。晶片切割通常包括使用环形锯条来割锯晶片或通过划线和破碎晶片(如果晶片是结晶体)。分离出管芯处的半导体晶片的部分被认为是切口，或是在半导体制造的说法中被称为:道(street)或者划道。晶片特性、锯条的尺寸和特性、划线工具的尺寸和特性等的组合决定了划道的宽度。
[0004]本领域的技术人员应当理解，传统划道可以具有大约62微米的道宽度。使用大约30微米宽度的锯条或划线工具以及62微米宽度的道时，在锯条或划线工具的任一侧就仅剩下16微米的空隙。然而，在获取每块晶片更高管芯产量的努力下，半导体制造业正趋向于更窄的划道，比如，52微米或者更低。为了使用52微米的划道，锯条或划线工具不得大于20微米厚度，以便保持锯条任一侧上相同的空隙。然而，减少锯条或划线工具厚度来获得更窄切口存在实践上的限制。
[0005]因此，该领域所需要的是一种不受上面提到的厚度的限制而将半导体晶片分离成单个管芯的方法。
【发明内容】
[0006]为解决上述现有技术的缺点，本发明提供了一种用于将半导体晶片分离成单个半导体管芯的方法。该分离半导体晶片的方法，其中步骤可以包括:将杂质放置在邻近半导体管芯相互连接的连接位置的半导体晶片的区域中，该杂质被配置为破坏邻近连接位置的半导体晶片中的键合并成为弱化区域。用于分离半导体晶片的方法还可以包括沿着弱化区域将具有杂质的半导体晶片分离成单个半导体管芯。
[0007]本发明还提供了一种制造半导体管芯的方法。该方法不局限地可以包括获取半导体晶片，以及在该半导体晶片之中或之上形成多个半导体特征。该制造半导体管芯的方法还可以包括将杂质置于邻近半导体管芯相互连接的连接位置的半导体晶片的区域中，杂质放置在半导体晶片上半导体管芯相互连接的最近连接位置的区域，该杂质配置为破坏邻近连接位置的半导体晶片中的键合并产生弱化区域，以及然后沿弱化区域将具有半导体特征和杂质的半导体晶片分离成单个半导体管芯。
【附图说明】
[0008]为了更彻底地理解本发明，下面结合附图进行以下说明，附图中:
[0009]图1示出了表示用于制造半导体管芯的方法的实施例的流程图；以及
[0010]图2A-4B示出了显示用于将半导体晶片分离成单个半导体管芯的方法的实施例的处理步骤。
【具体实施方式】
[0011]本公开至少部分地基于杂质可以被注入到邻近半导体管芯相互连接的连接位置的半导体晶片中以有助于将半导体晶片分离成单个半导体管芯的认识。本公开还认识到注入的杂质能够破坏邻近连接位置的半导体晶片中的键合，产生弱化区域，以及半导体晶片可以沿该弱化区域被分离成单个半导体管芯。
[0012]图1示出了表示用于制造半导体管芯的方法的实施例的流程图100。除了用于制造半导体管芯的方法，该流程图包括如下方法的子集，所述方法将半导体晶片分离成单个半导体管芯。因此，流程图100不应被用于将本公开限制为任何特定的步骤。
[0013]流程图100从开始步骤105开始。此后，在步骤110中，获取半导体晶片。该半导体晶片可以包括多种不同的材料。例如，其中，该半导体晶片可以包括用于微电子学或类似技术领域中的半导体、导体或绝缘体材料。例如，诸如GaAs、InP或GaN的(III)-(V)族半导体，(III)-(V)族半导体的合金、硅锗、碳化硅、合成石英和熔融硅石，以及这些材料或其他未列出材料的组合，都可以被使用。
[0014]所获取的半导体晶片可以是制造的不同阶段。例如，在一个实施例中，半导体晶片是只有单个层且在其中没有任何功能特征的半导体晶片裸片(例如，直接从结晶块中得到的)。在另一个实施例中，半导体晶片包含了多个层，其中之一层可以是埋置的氧化物(例如，绝缘体上硅(SOI))。而在其他的实施例中，半导体晶片包括多个层，其中的某些层可能与上述材料类似。在该实施例中，半导体晶片在其中或其上已经包含了一个或多个功能特征(例如，有源特征)。
[0015]之后，在步骤120，一个或多个其他的半导体特征可以形成在半导体晶片上、之中或上方。步骤120可以包括多个不同的处理步骤。例如，步骤120可以包括在半导体晶片上、之中或上方形成一个或多个有源特征(例如，晶体管特征、电容器特征、电感器特征，等等)。步骤120可以额外地包括在半导体晶片上、之中或上方形成互连特征。步骤120也可以包括在半导体晶片上、之中或上方图案化一个或多个光刻胶特征。然而，步骤120不应被限制为任何单独处理步骤或处理步骤的集合。
[0016]步骤120之后，在步骤130中，抗蚀剂可以被图案化以暴露半导体晶片的接近半导体管芯相互连接的连接位置的区域。本领域技术人员应当理解图案化抗蚀剂(例如，一个实施例中的光刻胶)的过程。例如，图案化抗蚀剂的过程可以始于抗蚀剂材料层被施加于半导体晶片，随后选择性地将抗蚀剂层暴露于能量源，其中部分抗蚀剂层由于暴露于能量源而在特性上发生了改变。在这样的暴露后，抗蚀剂层随后可能被显影，例如通过采用液体化学溶剂的“湿法显影处理”来显影，从而选择性地去除部分抗蚀剂。所得到的结果是期望的抗蚀剂的图案，在该实施例中，图案将暴露半导体晶片的邻近其中半导体管芯相互连接的连接位置的区域。在另一实施例中，抗蚀剂将暴露半导体晶片中至少一部分的划道。
[0017]在步骤140中，杂质可以被置于半导体晶片的区域(例如，在该实施例中的暴露区域)中。在一个实施例中，杂质被配置为破坏半导体晶片中邻近连接位置的键合并产生弱化区域。用于最终形成弱化区域的杂质可以变化。例如，在一个实施例中，杂质为一种或者多种稀有气体离子。例如，已经注意到氢离子和氦离子(或者单独或者混合)很好地作为杂质。然而，杂质可以包括其他离子，比如硼或磷，或者可以是这些离子和前面讨论的离子的组合。然而，在特定应用中，应该避免硼和磷，从而防止周围区域的反掺杂。也可以使用其他的杂质。
[0018]可以使用多种不同的处理来将杂质置于半导体晶片内。然而，在一个实施例中，使用了注入技术将杂质置于半导体晶片内。例如，在一个实施例中，使用了范围在约1keV到约100keV的注入能量以及范围在约1E12 atoms/cm3到约1E16 atoms/cm 3的注入剂量将杂质注入到半导体晶片内。在另一个实施例中，选择了注入条件以使得弱化区域从注入初始接触的半导体晶片的表面延伸到相对表面。然而，也可以使用其他的注入条件，包括不需要上述抗蚀剂的注入。
[0019]然后，在步骤150中，在其中具有杂质的半导体晶片沿着弱化区域被分离成单个的半导体管芯。半导体晶片分离成单个的管芯包括多个不同的步骤或步骤的组合。例如，在一个实施例中，具有弱化区域的半导体晶片经受热应力，导致弱化区域破碎，从而使半导体管芯分离。其中，可以通过以适当温度对具有包括在其中的杂质的半导体晶片进行退火来施加热应力。本领域的技术人员会理解使半导体晶体破碎所需的、且同时保持在所分配的热裕度之中的适当温度。
[0020]类似地，具有弱化区域的半导体晶片也可以经受机械应力来使弱化区域破碎。其中，可以通过碾压经过半导体晶片的表面的机械装置来施加机械应力。在可选的实施例中，机械应力和热应力都可以被用于帮助半导体管芯的分离。在