专利名称：包括杂质掺杂区的半导体器件及其形成方法
技术领域：
本发明涉及半导体器件及其形成方法，更具体地，涉及包括杂质掺杂区的半导体器件及其形成方法。
背景技术：
半导体器件可以包括具有掺杂以杂质的区域的半导体衬底。杂质可以是p型掺杂剂或n型掺杂剂。杂质掺杂区可以以希望的方式导电。杂质掺杂区通常用作MOS(金属氧化物半导体)场效应晶体管(下文称为晶体管)的源/漏区。通常，通过使用离子注入法向半导体衬底注入掺杂剂来形成杂质掺杂区。然后通过退火工艺活化注入的掺杂剂。
因为半导体器件变得更加高度集成，所以必须减小晶体管的源/漏区的结深度。具体地说，必须减小轻掺杂区的结深度。轻掺杂区的示例包括轻掺杂漏(LDD)结构的源/漏区和/或延伸的源/漏区的延伸部分。通过减小结深度，可以最小化由于诸如穿通(punch-through)的因素引起的源极和漏极之间的漏电流劣化。
现在参考图1描述形成具有小的深度的杂质掺杂区的结的常规方法。杂质掺杂区可以用作轻掺杂区和/或延伸掺杂区的延伸部分。图1示出掺杂剂的浓度作为常规杂质掺杂区的深度的函数。在图1中，水平轴表示半导体衬底的深度，垂直轴表示掺杂剂的对应浓度。
参照图1，使用离子注入法将掺杂剂注入到半导体衬底中以形成杂质注入区。根据公知的离子注入法，电加速并注入单原子或单分子掺杂剂。利用公知的离子注入法注入的掺杂剂以这样的方式注入，即注入范围具有高斯分布，宽度大于平均投射范围(Rp)。在形成具有小的结深度的源/漏区的常规方法中，掺杂剂离子以低能量注入到半导体衬底表面附近的Rp中。结果，杂质注入区具有如图1所示的注入浓度剖面10。根据注入浓度剖面10，峰浓度出现在半导体衬底的表面，注入的掺杂剂的浓度随着离半导体衬底表面的深度增大而急剧降低。
在形成杂质注入区之后，通过退火工艺活化注入的掺杂剂以在半导体衬底中形成杂质掺杂区。杂质掺杂区的掺杂浓度剖面20示于图1。快速热退火(RTA)工艺可用于在短时间内获得杂质掺杂区的小的结深度。RTA工艺可以最小化注入的掺杂剂的扩散以获得具有小的结深度的杂质掺杂区。如注入和掺杂浓度剖面10和20所示，半导体衬底表面附近高浓度的掺杂剂通过RTA工艺向下扩散。
根据常规方法，注入的掺杂剂通过RTA工艺扩散。RTA工艺包括升高温度的退火步骤和降低温度的步骤等等。因此，在RTA工艺期间半导体衬底会暴露到高温几秒到几分钟的时间。由于半导体器件变得更加高度集成，所以半导体临界尺寸减小到纳米级。因此，尽管是RTA工艺，杂质掺杂区的结深度会增大且半导体器件会劣化。另外，当RTA工艺的退火温度提高时，RTA工艺中升高温度的步骤和/或降低温度的步骤延长。因此，半导体衬底到高温的曝露会随着杂质掺杂区的结深度增大而增加。上述因素会限制RTA工艺的退火温度可增加的程度。
掺杂剂注入到半导体衬底的表面中。因此，可在半导体的表面发现掺杂剂的峰浓度且注入的掺杂剂的浓度随深度增加而急剧下降。因此，可以通过在半导体衬底表面形成过度的峰浓度来降低杂质掺杂区的电阻率。由于过度的峰浓度和RTA工艺的有限退火温度，大量未活化的掺杂剂存在于杂质掺杂区的上表面附近，其是半导体衬底的表面。注入到半导体衬底表面中的掺杂剂的量因此可以超过溶解度(solubility limit)浓度30。因此，在半导体衬底表面处未活化掺杂剂的水平可大大超过活化的掺杂剂的水平。在图1中，区域40表示杂质掺杂区中未活化的掺杂剂的量。从注入浓度剖面10可以看出，必须将大量掺杂剂注入到半导体衬底的表面中使得杂质掺杂区的上部可具有电操作所需的低电阻。因此，在半导体衬底表面处未活化掺杂剂的水平可以超过活化掺杂剂的水平的10倍。未活化掺杂剂的过多会在杂质掺杂区的表面中导致缺陷例如空位和/或位错。结果，杂质掺杂区的电阻会增大且半导体器件会劣化。
另外，当注入掺杂剂离子时会发生成沟作用(channeling)。因此，如图1所示，会在注入浓度剖面10中产生虚线表示的深成沟尾部。结果，杂质掺杂区的结深度进一步增大。
发明内容
本发明的示例性实施例提供一种高集成半导体器件及其形成方法。
本发明的示例性实施例还提供一种包括具有优良的电性能和小的结深度的杂质掺杂区的半导体器件及其形成方法。
本发明的示例性实施例提供形成包括杂质掺杂区的半导体器件的方法，该方法包括将团簇(cluster)形掺杂剂离子注入到半导体衬底中以形成杂质注入区和对该杂质注入区进行退火工艺以形成杂质掺杂区。该团簇形掺杂剂离子具有彼此结合的多个掺杂剂原子或多个掺杂剂分子。
在一些示例性实施例中，杂质注入区的上部可包括具有最大掺杂剂浓度的最大量注入部分。在这种情况下，最大量注入部分的掺杂剂浓度可以小于根据激光退火工艺退火温度的溶解度浓度的四倍。另外，最大量注入部分的掺杂剂浓度可以等于或高于溶解度浓度。最大量注入部分的掺杂剂浓度可以在从5×1019/cm3至2×1022/cm3的范围。当掺杂剂是硼时，最大量注入部分的掺杂剂浓度可以在从5×1019/cm3至2.4×1021/cm3的范围。激光退火工艺的退火温度可以在约1000-1450℃的范围。可以通过向杂质注入区照射激光束来执行激光退火工艺。激光退火工艺的退火时间在从约1微秒至约1秒的范围。是杂质掺杂区上部的上掺杂部分可具有小于20％的浓度离差(dispersion)。杂质掺杂区的下表面可形成在离半导体衬底上表面的第一深度处且上掺杂部分的下表面可形成在离半导体衬底上表面的第二深度处。这里，第二深度可等于或大于第一深度的1/4且可小于第一深度。是杂质掺杂区的下部的下掺杂部分可形成在第一深度处。下掺杂部分的掺杂剂浓度可随深度增大而迅速下降。杂质掺杂区的下表面的深度可以是约1-15nm。该方法还可包括在形成杂质注入区之前形成设置在半导体衬底上的栅电极，栅绝缘层置于其间。使用栅电极作为掩模注入团簇形掺杂剂离子且杂质注入区形成在半导体衬底中在栅电极两侧。
本发明的示例性实施例提供一种包括杂质掺杂区的半导体器件。该半导体器件包括半导体衬底和形成在半导体衬底中的杂质掺杂区。是杂质掺杂区的上部的上掺杂部分具有小于20％的掺杂剂浓度离差，是杂质掺杂区下部的下掺杂部分的掺杂剂浓度随深度增加而迅速下降。
在示例性实施例中，杂质掺杂区的下表面可位于离半导体衬底上表面的第一深度处且上掺杂部分的下表面可形成在离半导体衬底上表面的第二深度处。这里，第二深度可以等于或大于第一深度的1/4并小于第一深度，下掺杂部分的下表面可位于第一深度处。在上掺杂部分中未活化掺杂剂的量小于活化掺杂剂的量的3倍。活化的掺杂剂可存在于上掺杂部分中，未活化的掺杂剂可以不存在于上掺杂部分。上掺杂部分的最大掺杂剂浓度可高于约4×1019/cm3且低于约2×1022/cm3。当掺杂剂是硼时，上掺杂部分的最大掺杂剂浓度可高于约4×1019/cm3并低于约2.4×1021/cm3。杂质掺杂区的深度可以是约1-15nm。该半导体器件还可包括设置在半导体衬底上在杂质掺杂区一侧的栅电极和置于栅电极和半导体衬底之间的栅绝缘层。
包括附图以提供对本公开的进一步理解且附图被引入并构成本说明文件的一部分。附图示出本发明的示例性实施例且与说明文字一起用来说明本公开的原理。在附图中图1是曲线图，示出作为常规杂质掺杂区的深度的函数的掺杂剂浓度；图2和3是剖视图，示出根据本发明一示例性实施例形成包括杂质掺杂区的半导体器件的方法；图4是曲线图，示出沿图2的线I-I′取得的作为杂质掺杂区的深度的函数的掺杂剂浓度；图5是曲线图，示出沿图3的线II-II′取得的作为杂质掺杂区的深度的函数的掺杂剂浓度；图6是流程图，示出根据本发明一示例性实施例形成杂质掺杂区的方法；图7和8是剖视图，示出根据本发明一示例性实施例形成半导体器件的方法；图9是根据本发明一示例性实施例的包括杂质掺杂区的半导体器件的透视图；以及图10是曲线图，示出沿图9的线III-III′取得的作为杂质掺杂区的深度的函数的掺杂剂浓度。
具体实施例方式
下面将参考附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式实现且不应理解为局限于这里提出的示例性实施例。在附图中，为了清楚说明而放大了层和区域的尺寸。相似的附图标记始终表示相似的元件。
图2和3剖视图，示出根据本发明一示例性实施例形成包括杂质掺杂区的半导体器件的方法。图4示出沿图2的线I-I′取得的作为杂质掺杂区的深度的函数的掺杂剂浓度。图5示出沿图3的线II-II′取得的作为杂质掺杂区的深度的函数的掺杂剂浓度。图6是流程图，示出根据本发明一示例性实施例形成杂质掺杂区的方法。
参照图2，栅极图案105形成在半导体衬底100上。栅极图案105包括顺序堆叠在半导体衬底100上的栅极绝缘层102和栅电极103。栅极图案105还可包括设置在栅电极103上的盖帽绝缘图案104。栅极绝缘层102可以由硅氧化物层例如热氧化物层形成。栅电极103由导电材料形成。例如，栅电极103可由选自包括掺杂多晶硅、金属例如钨和钼、导电金属氮化物例如氮化钛和氮化钽、以及金属硅化物例如硅化钨和硅化钴的组的至少一种形成。盖帽绝缘图案104可由氮化硅、氧化硅、或氮氧化硅形成。在形成栅极图案105之前，器件隔离层(未显示)可形成在半导体衬底100中以定义有源区。栅极图案105跨越有源区。
下面描述形成杂质掺杂区的方法。参照图6的流程图以及图4和5中表示掺杂剂的浓度剖面的曲线图描述该方法。
参照图2、4和6，使用栅极图案105作为掩模将掺杂剂离子107注入到半导体衬底100中(S200)以在半导体衬底100中在栅极图案105两侧形成杂质注入区110。掺杂剂离子107可具有团簇形，其中包括掺杂剂原子或掺杂剂分子的多个掺杂剂单元彼此结合(bond)。团簇形掺杂剂离子107每个可含有约一千至五万个掺杂剂原子。构成团簇形掺杂剂离子107的掺杂剂原子或掺杂剂分子可以松散地结合。
下面描述根据本发明一示例性实施例形成团簇形掺杂剂离子107的方法。多个掺杂剂原子或分子以高速注入到具有低压的腔中。然后，腔中的温度由于绝热膨胀而下降。腔中的所述多个掺杂剂原子或分子凝结，且由于低温而因此形成颗粒。这里，凝结的颗粒以含有彼此松散地结合的多个掺杂剂原子或分子的团簇形形成。随后，颗粒被离子化。离子化的颗粒对应于团簇形掺杂剂离子107。
在离子注入工艺中，团簇形掺杂剂离子107碰撞半导体衬底100的表面并分解。分解的元素注入到半导体衬底100中。注入到杂质注入区110中的掺杂剂具有图4所示的注入浓度剖面150。在图4中，水平轴表示离半导体衬底100上表面的深度，垂直轴表示掺杂剂浓度。
在掺杂剂离子107碰撞之后，杂质注入区110的上部108的掺杂剂浓度具有第一注入剖面147，杂质注入区110的下部109具有第二注入剖面148。杂质注入区110的上部108被定义为上注入区，杂质注入区110的下部分109被定义为下注入区。如图4所示，上注入部分108的掺杂剂浓度作为深度的函数逐渐地改变。例如，上注入部分108的掺杂剂浓度较均匀。上注入部分108的掺杂剂浓度的离差可小于20％。上注入部分108包括掺杂剂浓度达到其最大量的最大量注入部分。下注入部分109的掺杂剂浓度随深度增加而迅速下降。
如上所述，上注入部分108由于团簇形掺杂剂离子107而具有较均匀的浓度。因此，注入到杂质注入区110的上表面例如半导体衬底100的表面中的掺杂剂的量与常规情况相比急剧下降。因为具有较均匀浓度的区域形成在上注入部分108中，所以杂质掺杂区可呈现优异的电性能并可以通过向半导体衬底的表面注入较少量的掺杂剂来形成。另外，由于团簇形掺杂剂离子107的尺寸远大于半导体衬底100的原子晶格，所以没有发生成沟作用(channeling)。结果，与常规注入浓度剖面相比，杂质注入区110的注入浓度剖面150几乎以理想盒形形成。
参照图3、5和6，对杂质注入区110执行激光退火工艺(S210)。活化杂质注入区110中的掺杂剂从而作为激光退火工艺的结果形成具有期望电性质的杂质掺杂区110a。掺杂浓度剖面160表示杂质掺杂区110a的掺杂剂浓度。在图5中，水平轴表示离半导体衬底100上表面的深度，垂直轴表示掺杂剂的浓度。
在激光退火工艺中，杂质注入区110被激光束辐照。与常规RTA工艺相比，通过控制激光束照射时间，激光退火工艺可进行相当短的退火时间。激光退火工艺的退火时间(下文中也称为激光退火时间)可以在从约1微秒到1秒的范围。激光退火工艺与常规RTA工艺相比可提供较高的温度。
由于激光退火工艺的退火时间与常规RTA工艺的退火时间相比相当短，所以可以最小化由激光退火工艺引起的掺杂剂扩散。另外，由于激光退火工艺与RTA工艺相比可提供高温且可以具有相当短的激光退火时间，所以与常规RTA工艺相比，其退火温度可以自由提高。因此，激光退火工艺可以最小化掺杂剂的扩散并为杂质注入区110提供高温退火工艺。激光退火工艺的退火温度(激光退火温度)可以在约1000-1450℃的范围。
杂质掺杂区110a的上掺杂部分108a具有由上注入部分108产生的掺杂剂浓度剖面。杂质掺杂区110a的下掺杂部分109a具有由下注入部分109产生的掺杂剂浓度剖面。例如，上掺杂部分108a具有掺杂浓度剖面160的第一掺杂剖面157。上掺杂部分108a具有小于20％的浓度离差并且掺杂剂的分布较均匀。下掺杂部分109a的掺杂剂浓度随深度增加而迅速下降。下掺杂部分109a具有掺杂浓度剖面160的第二掺杂剖面158。上掺杂部分108a的下表面可以形成得比上注入部分108的下表面稍深。下掺杂部分109a的下表面可以形成得比下注入部分109的下表面稍深。
可以通过提高激光退火温度来提高杂质注入区110的溶解度浓度170。溶解度浓度170是在激光退火温度下可以活化的最大量掺杂剂。溶解度浓度170根据激光退火温度而变化。随着激光退火温度增加，溶解度温度170提高。
可以通过利用激光退火温度提高溶解度浓度170来显著提高上掺杂部分108a中活化的掺杂剂的量。因此，杂质掺杂区110a的电阻可显著降低。由于上掺杂部分108a中活化的掺杂剂的量显著增加，上掺杂部分108a中未活化的掺杂剂的量可显著降低。例如，可以活化上掺杂部分108a中的全部掺杂剂。
杂质注入区110的最大量注入部分的掺杂剂浓度(杂质注入区110的最大掺杂剂浓度)小于根据激光退火温度的溶解度浓度170的4倍。因此，在上掺杂部分108a中可以有小于活化掺杂剂的三倍的未活化掺杂剂。当有小于活化掺杂剂三倍的未活化掺杂剂时，缺陷例如空位和/或位错最小化至例如几乎不影响杂质掺杂区110a的电性能的量。
例如，杂质注入区110的最大掺杂剂浓度等于或高于溶解度浓度170并且可以小于溶解度浓度170的4倍。杂质注入区110的最大掺杂剂浓度可以等于溶解度浓度170。在这种情况下，在杂质掺杂区110a中全部掺杂剂可以被活化。因此，可以防止缺陷例如空位或/和位错。
当激光退火温度是1450℃且掺杂剂是具有低活化能的砷时，溶解度浓度170是约5×1021/cm3。当激光退火温度是1000℃且掺杂剂是具有高活化能的硼时，溶解度浓度170是约5×1019/cm3。因此，杂质注入区110的最大掺杂剂浓度可以在从约5×1019/cm3到约2×1022/cm3范围。特别地，由于硼具有比砷和磷低的活化度，因此当激光退火温度为1450℃时，硼的溶解度浓度170是约6×1020/cm3。因此，当掺杂剂是硼时，杂质注入区110的最大掺杂剂浓度可在从约5×1019/cm3到约2.4×1021/cm3的范围。
适于实现杂质注入区110的最大掺杂剂浓度的团簇形杂质离子107的剂量可以根据注入能量和使用的掺杂剂种类而变化。例如，可以注入具有2.5×1014/cm3的剂量和5KeV能量的团簇形掺杂剂离子以获得具有6×1020/cm3浓度的硼。
杂质掺杂区110a的下表面形成在离半导体衬底100上表面的第一深度D1处且上掺杂部分108a的下表面形成在离半导体衬底100上表面的第二深度D2处。第二深度D2可以是第一深度D1的1/4且可以小于第一深度D1。下掺杂部分109a的下表面的深度等于第一深度D1。例如，下掺杂部分109a的下表面成为杂质掺杂区110a的下表面。
通过执行使用团簇形掺杂剂离子107的离子注入工艺(S200)和激光退火工艺(S210)，杂质掺杂区110a可形成得具有很小的深度和优良的电性质。杂质掺杂区110a的下表面可形成在约1-15nm的深度处。
杂质掺杂区110a可用作包括在动态随机存取存储器(DRAM)单元或NAND快闪存储单元中的单层的源/漏区。
杂质掺杂区110a可用作LDD结构的轻掺杂区、源/漏区和/或延伸源/漏区的延伸部分。将参照附图描述形成杂质掺杂区110a的方法。
图7和8是剖视图，示出根据本发明一示例性实施例形成半导体器件的方法。
参照图2和7，在形成杂质注入区110之后，在栅极图案105的两侧壁上形成间隔物112。间隔物112可以由氮化硅、氧化硅和氮氧化硅的至少一种形成。
使用栅极图案105和间隔物112注入高剂量的掺杂剂离子以形成重掺杂注入区115。重掺杂注入区115的掺杂剂可以是与杂质注入区110的掺杂剂相同的类型。用于形成重掺杂注入区115的掺杂剂离子可以是单原子掺杂剂离子、单分子掺杂剂离子或团簇形掺杂剂离子。杂质注入区110的掺杂剂浓度可以低于重掺杂注入区115的掺杂剂浓度。在这种情况下，源/漏区可以以LDD结构形成。供选地，杂质注入区110的掺杂剂浓度可以约等于重掺杂注入区115的掺杂剂浓度。在这种情况下，源/漏区可以以延伸型结构形成。用于形成重掺杂注入区115的掺杂剂离子可以以比用于形成杂质注入区110的掺杂剂离子高的能量注入。
参照图8，对半导体衬底100执行参照图3和5以及图6的S200描述的激光退火工艺。半导体衬底100包括杂质注入区110和重掺杂注入区115，杂质掺杂区110a和重掺杂区115a形成在其上。杂质掺杂区110a和重掺杂区115a构成源/漏区。
接着，参考附图描述根据本发明一示例性实施例的半导体器件。
图9是根据本发明一示例性实施例的包括杂质掺杂区的半导体器件的透视图。图10示出沿图9的线III-III′取得的作为杂质掺杂区深度的函数的掺杂剂浓度。
参照图9和10，栅极图案105形成在半导体衬底100上。栅极图案105包括栅电极103。栅极图案105还包括置于栅电极103和半导体衬底100之间的栅极绝缘层102。栅极图案105还可包括形成在栅电极103上的盖帽绝缘图案104。
源/漏区分别形成在半导体衬底100中在栅极图案105两侧。源/漏区包括杂质掺杂区110a。杂质掺杂区110a的上部被定义为上掺杂部分108a，杂质掺杂区110a的下部被定义为下掺杂部分109a。
图10示出杂质掺杂区110a的掺杂浓度剖面160。掺杂浓度剖面160包括第一掺杂剖面157和第二掺杂剖面158。上掺杂部分108a的掺杂剂浓度具有第一掺杂剖面157，下掺杂部分109a的掺杂剂浓度具有第二掺杂剖面158。更详细地，上掺杂部分I08a具有小于20％的浓度离差，从而掺杂剂的分布较均匀。下掺杂部分109a的掺杂剂浓度随深度增加而迅速下降。
杂质掺杂区110a的下表面位于离半导体衬底100表面的第一深度D1处。第一深度D1成为杂质掺杂区110a的结深度。上掺杂部分108a的下表面位于离半导体衬底100表面的第二深度D2处。第二深度D2可以是第一深度D1的至少1/4且可以小于第一深度D1。杂质掺杂区110a的上表面可以与上掺杂部分108a的上表面和半导体衬底100的表面相同。下掺杂部分109a的下表面位于第一深度D1处。例如，下掺杂部分109a的下表面可以与杂质掺杂区110a的下表面相同。
间隔物112形成在栅极图案105的侧壁上。杂质掺杂区110a可以设置在间隔物112之下。重掺杂区115a可以形成在杂质掺杂区110a侧面。例如，杂质掺杂区110a设置在栅极图案105下面的沟道区和重掺杂区115a之间。杂质掺杂区110a与重掺杂区115a电连接以构成源/漏区。杂质掺杂区110a可具有比重掺杂区115a的掺杂剂浓度低的掺杂剂浓度。在该示例中，源/漏区具有LDD结构。供选地，杂质掺杂区110a可具有约等于重掺杂区115a的掺杂剂浓度的掺杂剂浓度。在该示例中，源/漏区具有延伸的结构。
供选地，源/漏区可仅包括杂质掺杂区110a。在这种情况下，省略了重掺杂区115a，杂质掺杂区110a的一端沿半导体衬底100的表面相对远离栅极图案105横向延伸。
在上掺杂部分108a中，未活化掺杂剂的量小于活化掺杂剂的量的3倍。上掺杂部分108a可以仅包括活化的掺杂剂。当上掺杂部分108a中全部掺杂剂被活化时，下掺杂部分109a中全部掺杂剂被活化，因此杂质掺杂区110a中全部掺杂剂被活化。
通过对参照图2示出的上注入部分108执行激光退火工艺形成上掺杂部分108a。如上所述，上注入部分108的最大掺杂剂浓度可在从约5×1019/cm3到约2×1022/cm3的范围。图2所示的上注入部分108中的掺杂剂通过激光退火工艺稍微扩散。因此，上掺杂部分108a的最大掺杂剂浓度的最大值可小于约2×1022/cm3。上掺杂部分108a的最大掺杂剂浓度的最小值可小于约5×1019/cm3。然而，上掺杂部分108a的最大掺杂剂浓度的最小值大于约4×1019/cm3。结果，上掺杂部分108a的最大浓度可高于约4×1019/cm3且低于约2×1022/cm3。类似地，当掺杂剂是硼时，上掺杂部分108a的最大掺杂剂浓度可高于约4×1019/cm3且低于约2.4×1021/cm3。
杂质掺杂区110a的下表面可形成在杂质掺杂区110a的掺杂剂浓度为约1×1018/cm3的深度处。
杂质掺杂区110a的第一深度D1可在约1-15nm的范围内。
如上所述，根据本发明一示例性实施例，注入团簇形掺杂剂离子以形成具有类似理想盒形的浓度剖面的杂质注入区。然后，对杂质注入区执行约1秒或更短退火时间的激光退火工艺以形成杂质掺杂区。因此，未活化掺杂剂的量可以在半导体衬底表面中大大减小。结果，可以最小化常规缺陷以最小化杂质掺杂区电特性的劣化。
另外，激光退火工艺可提供较短退火时间和高退火温度。因此，可以提高溶解度浓度以提高杂质掺杂区中活化的掺杂剂的量。因此，可以形成具有极低电阻的杂质掺杂区。
结果，可以形成具有很小深度和优良电性能的杂质掺杂区以获得对高集成度优化了的半导体器件。
上述示例性实施例是示范性的，可以对这些示例性实施例引入许多变型而不脱离本公开的思想或所附权利要求的范围。例如，在本公开和所附权利要求的范围内，不同示例性实施例的元件和/或特征可以彼此组合和/或彼此替代。
本申请要求2006年2月1日提交的韩国专利申请No.10-2006-0009775的优先权，并在此引入其全部内容作为参考。
权利要求
1.一种形成半导体器件的方法，该方法包括将一种或更多团簇形掺杂剂离子注入到半导体衬底中以形成杂质注入区；以及对该杂质注入区执行激光退火工艺以形成杂质掺杂区，其中该团簇形掺杂剂离子包括彼此结合的多个掺杂剂单元。
2.如权利要求1的方法，其中所述掺杂剂单元是掺杂剂的原子。
3.如权利要求1的方法，其中所述掺杂剂单元是掺杂剂的分子。
4.如权利要求1的方法，其中所述杂质注入区的上部包括具有比该杂质注入区的其余部分的掺杂剂浓度更大的掺杂剂浓度的最大量注入部分，且该最大量注入部分的掺杂剂浓度小于或等于根据该激光退火工艺的退火温度的溶解度浓度的约4倍。
5.如权利要求4的方法，其中该最大量注入部分的掺杂剂浓度等于或大于该溶解度浓度。
6.如权利要求4的方法，其中该最大量注入部分的掺杂剂浓度在约5×1019/cm3至约2×1022/cm3的范围内。
7.如权利要求6的方法，其中所述掺杂剂是硼且该最大量注入部分的掺杂剂浓度在约5×1019/cm3至约2.4×1021/cm3的范围内。
8.如权利要求1的方法，其中该激光退火工艺的退火温度在约1000℃至约1450℃的范围。
9.如权利要求1的方法，其中用激光束对该杂质注入区执行该激光退火工艺且该激光退火工艺的退火时间在从约1微秒到约1秒的范围。
10.如权利要求1的方法，其中包括该杂质掺杂区上部的上掺杂部分具有小于约20％的掺杂剂浓度离差。
11.如权利要求10的方法，其中该杂质掺杂区的下表面形成在离该半导体衬底的上表面的第一深度处，所述上掺杂部分的下表面形成在离该半导体衬底的上表面的第二深度处，且该第二深度等于或大于该第一深度的约1/4且大约小于该第一深度。
12.如权利要求10的方法，其中下掺杂部分的下表面包括该杂质掺杂区的下部分，该下掺杂部分的下表面形成在所述第一深度处且该下掺杂部分的掺杂剂浓度随深度增加而显著下降。
13.如权利要求1的方法，其中该杂质掺杂区的下表面的深度在约1nm至约15nm的范围内。
14.如权利要求1的方法，还包括在形成该杂质注入区之前，形成设置在该半导体衬底上的栅电极，栅极绝缘层置于其间，其中使用该栅电极作为掩模注入所述团簇形掺杂剂离子且所述杂质注入区形成在该半导体衬底中在该栅电极两侧。
15.一种半导体器件，包括半导体衬底；以及形成在该半导体衬底中的杂质掺杂区，其中包括该杂质掺杂区上部的上掺杂部分具有小于约20％的掺杂剂浓度离差，包括该杂质掺杂区下部的下掺杂部分的掺杂剂浓度随深度增加而显著下降。
16.如权利要求15的半导体器件，其中该杂质掺杂区的下表面位于离该半导体衬底的上表面的第一深度处，该上掺杂部分的下表面形成在离该半导体衬底的上表面的第二深度处，该第二深度等于或大于该第一深度的约1/4且大约小于该第一深度，该下掺杂部分的下表面位于该第一深度处。
17.如权利要求15的半导体器件，其中在该上掺杂部分中有小于活化掺杂剂的3倍的未活化掺杂剂。
18.如权利要求15的半导体器件，其中活化的掺杂剂存在于所述上掺杂部分中，未活化的掺杂剂不存在于该上掺杂部分中。
19.如权利要求15的半导体器件，其中该上掺杂部分的最大掺杂剂浓度高于约4×1019/cm3且低于约2×1022/cm3。
20.如权利要求19的半导体器件，其中该掺杂剂是硼且该上掺杂部分的最大掺杂剂浓度高于约4×1019/cm3且低于约2.4×1021/cm3。
21.如权利要求15的半导体器件，其中该杂质掺杂区的深度在约1nm至约15nm的范围内。
22.如权利要求15的半导体器件，还包括设置在该半导体衬底上在该杂质掺杂区一侧的栅电极；以及置于该栅电极和该半导体衬底之间的栅极绝缘层。
全文摘要
本发明提供一种包括杂质掺杂区的半导体器件及其形成方法。该方法包括将团簇形掺杂剂离子注入到半导体衬底中从而形成杂质注入区。对该杂质注入区进行退火工艺从而形成杂质掺杂区。
文档编号H01L21/336GK101026091SQ200710100610
公开日2007年8月29日 申请日期2007年2月1日 优先权日2006年2月1日
发明者上野哲嗣, 李化成, 李 浩 申请人:三星电子株式会社