U形沟道半导体感光器件及其制造方法
【技术领域】
[0001]本发明属于半导体器件技术领域，尤其涉及一种U形沟道半导体感光器件及其制造方法。
【背景技术】
[0002]图像传感器是用来将光信号转换为电信号的半导体感光器件，由图像传感器器件组成的图像传感器芯片被广泛应用于数码相机、摄像机及手机等多媒体产品中。
[0003]中国专利200910234800.9中提出了一种平面沟道的半导体感光器件，如图1所示，它是沿该器件沟道长度方向的剖面图。半导体感光器件10通常在一个半导体衬底或掺杂的阱500内形成，半导体衬底或掺杂的阱500掺杂有低浓度的η型或P型杂质，半导体感光器件的两边通过浅沟隔离(STI)501或者硅的局部氧化(LOCOS)与周围隔离。漏区514和源区511的掺杂类型与半导体衬底或掺杂的阱500的掺杂类型相反。沟道512通常位于半导体衬底或掺杂的阱500之内。漏区514作为一个MOS晶体管的漏极可以通过接触体513与外部电极连接。源区511作为一个MOS晶体管的源极可以通过接触体510与外部电极连接。
[0004]在沟道512与浅沟隔离(STI)501之间为阱区503，其掺杂类型通常与源区和漏区相同。反掺杂区502位于阱区503内，具有和阱区503相反的掺杂类型，从而形成了一个感光pn结二极管。沟道512之上形成有覆盖整个沟道512的第一层绝缘膜506。在第一层绝缘膜506之上形成的一个作为电荷存储节点的具有导电性的浮栅505。浮栅505可以作为一个MOS晶体管的浮动栅极，通过对它施加不同大小的电压，可以控制流过沟道512的电流密度。浮栅505通常与漏区514的掺杂属性相反，例如，浮栅505由p型掺杂的多晶硅形成，而漏区514则掺有η型杂质。浮栅区505通过绝缘膜506中的窗口 504与反掺杂区502相接触。因此浮栅505也与由反掺杂区502和阱区503形成的pn结相连。第二层绝缘薄膜509覆盖在浮栅505上，并在第二层绝缘膜509之上形成控制栅极507以及侧墙508。
[0005]为保证半导体感光器件的性能，平面沟道的半导体感光器件需要较长的沟道长度，这使得半导体感光器件的单元面积较大，从而降低了芯片密度，不利于芯片向微型化的方向发展，同时，中国专利200910234800.9中的平面沟道的半导体感光器件的感光pn结二极管的光吸收区域位于半导体衬底的表面，容易被干扰。
【发明内容】
[0006]鉴于上述现有技术存在的缺陷，本发明的目的在于提出一种U形沟道半导体感光器件及其制造方法，从而可以降低半导体感光器件的单元面积，提高芯片密度。
[0007]本发明的目的将通过以下技术方案得以实现:
一种U形沟道半导体感光器件，包括:
一个具有第一种掺杂类型的半导体衬底；
在所述半导体衬底内形成的一个U形沟道MOS晶体管和一个感光pn结二极管； 所述U形沟道MOS晶体管包括在所述半导体衬底内形成的具有第二种掺杂类型的源区和漏区，凹陷在所述半导体衬底内且介于所述源区与所述漏区之间形成的一个U形凹槽，覆盖所述U形凹槽的表面形成的第一层栅介质层，在所述第一层栅介质层之上形成的一个具有第一种掺杂类型的浮栅，在所述浮栅之上形成的一个控制栅，所述控制栅与所述浮栅由第二层栅介质层隔离；
所述感光Pn结二极管的一端与具有相同掺杂极性的所述漏区相连，所述感光pn结二极管的另一端通过一个浮栅开口与具有相同掺杂极性的所述浮栅相连。
[0008]优选的，上述的U形沟道半导体感光器件，其中:还包括一个钉扎二极管，所述钉扎二极管的一端与具有相同掺杂极性的所述漏区相连，所述钉扎二极管的另一端通过所述浮栅开口与具有相同掺杂极性的所述浮栅。
[0009]优选的，上述的U形沟道半导体感光器件，其中:所述浮栅开口位于所述U形凹槽靠近所述漏区一侧的侧壁顶部，或者所述浮栅开口位于靠近所述漏区一侧的所述半导体衬底的上表面之上，或者所述浮栅开口位于所述U形凹槽靠近所述漏区一侧的侧壁顶部与靠近所述漏区一侧的所述半导体衬底的上表面之间。
[0010]优选的，上述的U形沟道半导体感光器件，其中:所述控制栅位于所述浮栅顶部之上，或者所述控制栅位于所述浮栅顶部之上并向源区的一侧延伸使得所述控制栅在源区的一侧包围所述浮栅。
[0011 ] 优选的，上述的U形沟道半导体感光器件，其中:所述第一种掺杂类型为η型，所述第二种掺杂类型为P型；或者，所述第一种掺杂类型为P型，所述第二种掺杂类型为η型。
[0012]一种U形沟道半导体感光器件的制造方法，包括:
在具有第一种掺杂类型的半导体衬底内形成具有第二种掺杂类型的第二掺杂区；
在所述第二掺杂区内形成具有第一种掺杂类型的第一掺杂区；
形成凹陷在半导体衬底内的U形凹槽，所述U形凹槽使得所述第一掺杂区仅位于靠近漏区一侧的第二掺杂区内；
在所述U形凹槽的表面以及所述半导体衬底的表面形成第一层绝缘薄膜；
刻蚀所述第一层绝缘薄膜，在所述第一层绝缘薄膜中形成一个开口，所述开口将所述第一掺杂区部分暴露出来；
覆盖所形成的结构淀积第一层导电薄膜；
在所述第一层导电薄膜之上淀积第二层绝缘薄膜；
在所述第二层绝缘薄膜之上淀积第二层导电薄膜；
依次刻蚀所述第二层导电薄膜、所述第二层绝缘薄膜和所述第一层导电薄膜，刻蚀后剩余的所述第二层导电薄膜形成控制栅，刻蚀后剩余的第一层导电薄膜形成浮栅，所述浮栅通过所述开口或者部分所述开口与所述第一掺杂区连接；
在所述控制栅的两侧、所述半导体衬底内形成源区和漏区。
[0013]优选的，上述的U形沟道半导体感光器件的制造方法，其中:在形成所述源区和所述漏区后还包括:在所述第一掺杂区内形成一层薄的具有第二种掺杂类型的第三掺杂区，所述第三掺杂区与所述漏区连接。
[0014]优选的，上述的U形沟道半导体感光器件的制造方法，其中:所述第一种掺杂类型为η型，所述第二种掺杂类型为P型；或者，所述第一种掺杂类型为P型，所述第二种掺杂类型为η型。
[0015]优选的，上述的U形沟道半导体感光器件的制造方法，其中:所述第一层绝缘薄膜和所述第二层绝缘薄膜分别为二氧化硅、氮化硅、氮氧化硅、高介电常数绝缘材料或者它们之间的叠层中的任意一种，所述第一层导电薄膜为多晶锗化硅、多晶硅、钨、氮化钛或者合金材料中的任意一种，所述第二层导电薄膜为掺杂的多晶硅、金属或者它们之间的叠层中的任意一种。
[0016]优选的，上述的U形沟道半导体感光器件的制造方法，其中:在形成所述第一层导电薄膜后，先对所述第一层导电薄膜进行刻蚀以形成浮栅，然后再依次淀积第二层绝缘薄膜和第二层导电薄膜。
[0017]本发明的突出效果为:
本发明的U形沟道半导体感光器件采用U形沟道结构，缩短了沟道长度，其中的钉扎二极管可以把感光pn结二极管的光吸收区域更深地推进到半导体衬底内部，远离受干扰的表面。与平面沟道的半导体感光器件相比较，本发明的U形沟道结构的半导体感光器件具有单元面积小、芯片密度高、灵敏度高等优点，增加了图像传感器芯片的分辨率。
[0018]以下便结合实施例附图，对本发明的【具体实施方式】作进一步的详述，以使本发明技术方案更易于理解、掌握。
【附图说明】
[0019]图1为现有技术中的一种平面沟道的半导体感光器件的剖面图；