一种u形沟道的半浮栅存储器的制造方法
【专利摘要】本实用新型涉及一种U形沟道的半浮栅存储器，包括：设有U形沟道区的第一种掺杂类型的半导体衬底；在所述U形沟道区之上设有第一层绝缘薄膜；第一层绝缘薄膜之上设有第一种掺杂类型的浮栅，该浮栅在靠近所述源区的一侧设有缺口；缺口的底部表面与源区和漏区的上表面处于同一平面上，缺口内设有控制栅，该控制栅延伸至漏区之上并覆盖所述竖直二极管；控制栅与浮栅、竖直二极管和漏区之间设有第二层绝缘薄膜，控制栅、第二层绝缘薄膜和竖直二极管组成一个以控制栅为栅极的竖直栅控二极管。本实用新型的U形沟道的半浮栅存储器有效的降低浮栅与半导体衬底之间的寄生MOS管的漏电流，降低了半浮栅存储器的尺寸，提高了半导体存储器芯片的密度。
【专利说明】-种U形沟道的半淳栅存储器
【技术领域】
[0001] 本实用新型属于半导体存储器【技术领域】，尤其涉及一种U形沟道的半浮栅存储 器。
【背景技术】
[0002] 中国专利申请201310119651. 8中提出了一种U形沟道的半浮栅器件，其沿沟道长 度方向的剖面图如图1所示，包括在半导体衬底200内形成的源区201、漏区202、U形沟道 区401，在U形沟道区401之上依次设有第一层绝缘薄膜203和浮栅205,浮栅205在靠近 源区201的一侧的顶部设有一缺口。在浮栅205与漏区202之间设有一个平面结构的p-n 结二极管。在浮栅的缺口内设有控制栅207,控制栅207将源区201与浮栅205的顶部分隔 开，且控制栅207向漏区一侧延伸至所述p-n结二极管之上。在控制栅207与源区201、浮 栅205、所述p-n结二极管之间设有第二层绝缘薄膜206,控制栅207、第二层绝缘薄膜206、 所述P-n结二极管组成一个以控制栅207为栅极的栅控二极管。
[0003] 中国专利申请201310119651. 8中提出的U形沟道的半浮栅器件是在U形沟道的 M0S管中嵌入一个平面结构的栅控二极管。当半导体器件尺寸进入到65纳米工艺及以下 时，浮栅205与半导体衬底200之间的寄生M0S管的漏电流会影响浮栅205存储电荷的时 间。浮栅205与漏掺杂区210之间的平面结构的p-n结二极管的漏电流也会降低浮栅205 存储电荷的时间，而且平面结构的P-n结二极管还会增大器件的尺寸，降低半导体存储器 芯片的密度。 实用新型内容
[0004] 本实用新型的目的是提出一种U形沟道的半浮栅存储器，在提高半导体存储器的 浮栅存储电荷的时间的同时还能降低器件尺寸、提高芯片密度。
[0005] 本实用新型的目的将通过以下技术方案实现：
[0006] 一种U形沟道的半浮栅存储器，包括：
[0007] 设有U形沟道区的第一种掺杂类型的半导体衬底；
[0008] 在所述半导体衬底内设有第二种掺杂类型的源区和漏区，该源区和漏区凹陷在所 述半导体衬底内，所述U形沟道区设于所述源区与漏区之间；
[0009] 在所述U形沟道区之上设有第一层绝缘薄膜，该第一层绝缘薄膜之上设有第一种 掺杂类型的浮栅，该浮栅在靠近所述源区的一侧设有缺口；
[0010] 在所述漏区之上设有坚直二极管，该坚直二极管的阳极/阴极与所述浮栅相连 接，阴极/阳极与所述漏区相连接；
[0011] 所述缺口的底部表面与所述源区和漏区的上表面处于同一平面上，所述缺口内设 有控制栅，该控制栅延伸至漏区之上并覆盖所述坚直二极管；
[0012] 所述控制栅与浮栅、坚直二极管和漏区之间设有第二层绝缘薄膜，所述控制栅、第 二层绝缘薄膜和坚直二极管组成一个以控制栅为栅极的坚直栅控二极管。
[0013] 优选的，上述的U形沟道的半浮栅存储器，所述坚直二极管为坚直P-η结二极管或 者坚直p-i-n二极管中的任意一种。
[0014] 优选的，上述的U形沟道的半浮栅存储器，所述浮栅为多晶硅、钨或者氮化钛中的 任意一种。
[0015] 优选的，上述的U形沟道的半浮栅存储器，所述控制栅为多晶硅栅或者金属栅中 的任意一种。
[0016] 优选的，上述的U形沟道的半浮栅存储器，所述第一层绝缘薄膜、第二层绝缘薄膜 分别为氧化硅、氮化硅、氮氧化硅、高介电常数的绝缘材料中的任意一种或几种。
[0017] 优选的，上述的U形沟道的半浮栅存储器，所述第一种掺杂类型为p型掺杂、第二 种掺杂类型为η型掺杂，所述坚直二极管的阳极与浮栅相连接、阴极与漏区相连接。
[0018] 优选的，上述的U形沟道的半浮栅存储器，所述第一种掺杂类型为η型掺杂、第二 种掺杂类型为Ρ型掺杂，所述坚直二极管的阴极与浮栅相连接、阳极与漏区相连接。
[0019] 本实用新型的U形沟道的半浮栅存储器的实现原理和突出效果为：漏区和源区凹 陷在半导体衬底内形成，浮栅的缺口的底部与源区、漏区的上表面处于同一平面上，使U形 沟道的M0S管与以M0S管的控制栅为栅极的坚直栅控二极管有机结合，不仅能够有效的降 低浮栅与半导体衬底之间的寄生M0S管的漏电流，提高浮栅存储电荷的时间，而且还可以 降低半浮栅存储器的尺寸，提高半导体存储器芯片的密度。
【专利附图】
【附图说明】
[0020] 图1是中国专利申请201310119651. 8中的U形沟道的半浮栅器件的剖面图；
[0021] 图2是本实用新型实施例1的U形沟道的半浮栅存储器的剖面图；
[0022] 图3是本实用新型实施例2的U形沟道的半浮栅存储器的剖面图；
[0023] 图4至图9是本实用新型实施例1的U形沟道的半浮栅存储器的制造工艺流程图。
【具体实施方式】
[0024] 下面结合附图与【具体实施方式】对本实用新型作进一步详细的说明。在图中，为了 方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本实用新型的理 想化实施例的示意图，本实用新型所示的实施例不应该被认为仅限于图中所示区域的特定 形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或 圆润的特点，但在本实用新型的实施例中，均以矩形表示，图中的表示是示意性的，但这不 应该被认为是限制本实用新型的范围。同时在下面的描述中，所使用的术语衬底可以理解 为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。
[0025] 实施例1
[0026] 图2是本实施例的U形沟道的半浮栅存储器沿该半浮栅存储器的沟道长度方向的 剖面图。如图2所示，本实施例的U形沟道的半浮栅存储器包括一个具有第一种掺杂类型 的半导体衬底300,半导体衬底300可以为硅和绝缘体上的硅中的任意一种。凹陷在在半导 体衬底300内形成的具有第二种掺杂类型的源区305和漏区306,第二种掺杂类型与第一 种掺杂类型为相反的掺杂类型，比如，第一种掺杂类型为Ρ型，则第二种掺杂类型为η型，或 者，相应的，第一种掺杂类型为η型，则第二种掺杂类型为ρ型。凹陷在半导体衬底300内 且介于源区305与漏区306之间设有U形沟道区30,当该U形沟道的半浮栅存储器开启时， 电流会通过U形沟道区30在源区305和漏区306之间流动。
[0027] 在U形沟道区30的一侧且位于漏区306之上形成有一个坚直结构的坚直二极管 31。覆盖U形沟道区30并延伸至与之相邻的坚直二极管31的一侧之上形成的第一层绝缘 薄膜301，第一层绝缘薄膜301可以为氧化硅、氮化硅、氮氧化硅、高介电常数的绝缘材料中 的任意一种或几种，高介电常数的绝缘材料包括但不局限于为氧化铪。在第一层绝缘薄膜 301之上形成有一个作为电荷存储节点的具有第一种掺杂类型的浮栅302,浮栅302在靠近 源区305的一侧的顶部形成有一个缺口 32 (示意的虚线框范围）。缺口 32的底部与源区 305、漏区306的上表面处于同一平面上。浮栅302为多晶硅、钨或者氮化钛中的任意一种。 浮栅302在漏区306的一侧超出第一层绝缘薄膜301，形成一个浮栅开口 310,浮栅开口 310 位于坚直二极管31的阳极/阴极313的上表面和靠近浮栅302 -侧的侧表面上。浮栅302 通过浮栅开口 310与具有相同掺杂极性的坚直二极管31的阳极/阴极313相连，并且漏区 306与具有相同掺杂极性的坚直二极管31的阴极/阳极311相连。当第一种掺杂类型为p 型掺杂、第二种掺杂类型为η型掺杂时，坚直二极管31的阳极与浮栅302相连接、阴极与漏 区306相连接；当第一种掺杂类型为η型掺杂、第二种掺杂类型为ρ型掺杂时，坚直二极管 31的阴极与浮栅302相连接、阳极与漏区306相连接。坚直二极管31的阳极/阴极313部 分可以通过浮栅302中的掺杂杂质扩散形成，而坚直二极管31的阴极/阳极311部分可以 通过漏区306中的掺杂杂质扩散形成，区域312位于坚直二极管31的阳极/阴极313和阴 极/阳极311之间，具有相对较低的掺杂杂质浓度，使得坚直二极管31为一个坚直p-i-n 二极管。可选的，通过控制浮栅302与漏区306之间的距离，可以使得浮栅302的扩散区与 漏区306的扩散区相连接，从而使得坚直二极管31为坚直p-n结二极管。
[0028] 覆盖并包围浮栅302和坚直二极管31形成有第二层绝缘薄膜303,第二层绝缘薄 膜303可以为氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料中的任意一种或几种， 高介电常数的绝缘材料包括但不局限于为氧化铪。在第二层绝缘薄膜303之上、覆盖并包 围浮栅302和坚直二极管31形成的控制栅304,靠近源区305 -侧的控制栅304的部分形 成于浮栅302的缺口 32内。控制栅304、第二层绝缘薄膜303和坚直二极管31会形成一个 以控制栅304为栅极的坚直栅控二极管。控制栅304可以为多晶硅栅或者金属栅中的任意 一种。
[0029] 实施例2
[0030] 本实施例的U形沟道的半浮栅存储器的结构与实施例1相似，不同之处在于，浮栅 开口 310仅位于坚直二极管31的阳极/阴极313靠近浮栅302 -侧的侧表面上，如图3所 示，这样可以降低浮栅302的高度，从而降低浮栅302与漏区306之间的台阶高度，提高控 制栅304的形成质量。
[0031] 实施例3
[0032] 本实用新型的U形沟道的办半浮栅存储器可以通过很多方法制造，以下所叙述的 是制造本实用新型的U形沟道的半浮栅存储器的工艺流程之一。
[0033] 首先，如图4所示，在具有第一种掺杂类型的半导体衬底300内形成浅沟槽隔离结 构(该结构为业界所熟知的结构，图中未示出），半导体衬底300比如为硅衬底。接着在半导 体衬底300的表面氧化生长一层氧化硅薄膜601，并在氧化硅薄膜601之上继续生长一层氮 化硅薄膜602,然后通过光刻工艺定义出U形凹槽的位置，并以光刻胶为掩膜刻蚀氮化硅薄 膜602和氧化硅薄膜601，停止在半导体衬底300的表面，剥除光刻胶后，以氮化硅薄膜602 为掩膜对半导体衬底300进行刻蚀，在半导体衬底300内形成一个U形凹槽。
[0034] 接下来，在所形成的U形凹槽的内表面生长第一层绝缘薄膜301，第一层绝缘薄膜 301可以为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料中的任意一种或几种。 接着，覆盖所形成的结构淀积具有第一种掺杂类型的第一层多晶硅，所淀积的第一层多晶 硅应填满所形成的U形凹槽。然后，对所形成的第一层多晶硅32进行回刻，刻蚀后剩余的 第一层多晶硅3002的顶部应位于氧化硅薄膜601之下，然后刻蚀掉暴露出来的第一层绝缘 薄膜301，如图5所示。
[0035] 接下来，刻蚀掉氮化硅薄膜602和氧化硅薄膜601，接着在所形成结构的表面继续 淀积具有第一种掺杂类型的第二层多晶硅，第二层多晶硅薄膜与剩余的第一层多晶硅薄膜 3002形成多晶硅层。之后在第二层多晶硅之上淀积一层光刻胶603并通过光刻工艺定义 出浮栅的位置，然后以光刻胶603为掩膜对多晶硅薄层进行刻蚀，然后刻蚀掉暴露出的第 一层绝缘薄膜301。刻蚀后剩余的多晶硅层形成浮栅302,此时浮栅302在靠近源区305的 一侧会形成一个缺口 32,缺口 32的深度由对多晶硅层进行刻蚀的条件控制，而且在对多晶 硅层的刻蚀过程中，由于半导体衬底300为硅衬底，因此半导体衬底300也会被部分刻蚀， 如图6所示。可选的，在淀积光刻胶603之前，可以先对第二层多晶硅薄膜进行刻蚀直至露 出半导体衬底300的表面，然后再进行光刻工艺和浮栅的刻蚀工艺，所形成的结构如图7所 示，该工艺可以用于形成如图3所示的实施例2的U形沟道的半浮栅存储器。
[0036] 接下来，剥除光刻胶603,之后覆盖所形成结构的表面形成第二层绝缘薄膜303， 第二层绝缘薄膜303可以为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料中的 任意一种或几种。接着覆盖第二层绝缘薄膜303淀积形成第一层导电薄膜，该第一层导电 薄膜比如为掺杂的多晶硅，然后对第一层导电薄膜进行刻蚀，刻蚀后剩余的第一层导电薄 膜形成控制栅304,控制栅304形成于缺口 32内并且应覆盖并包围浮栅302。然后沿着控 制栅304的边墙刻蚀掉暴露出的第一层绝缘薄膜301，如图8所示。
[0037] 接下来，进行第二种掺杂类型的离子注入，在半导体衬底300内形成源区305和漏 区306,最后进行高温退火，此时漏区306中的掺杂杂质和浮栅302中的掺杂杂质会分别进 行扩散从而形成浮栅扩散区311 (坚直二极管的阳极/阴极)和漏区扩散区313 (坚直二极 管的阴极/阳极)，如图9所示。
[0038] 本实用新型尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术 方案，均落在本实用新型的保护范围之内。
【权利要求】
1. 一种U形沟道的半浮栅存储器，包括： 设有U形沟道区的第一种掺杂类型的半导体衬底； 在所述半导体衬底内设有第二种掺杂类型的源区和漏区，该源区和漏区凹陷在所述半 导体衬底内，所述U形沟道区设于所述源区与漏区之间； 在所述U形沟道区之上设有第一层绝缘薄膜，该第一层绝缘薄膜之上设有第一种掺杂 类型的浮栅，该浮栅在靠近所述源区的一侧设有缺口； 在所述漏区之上设有坚直二极管，该坚直二极管的阳极/阴极与所述浮栅相连接，阴 极/阳极与所述漏区相连接； 其特征在于：所述缺口的底部表面与所述源区和漏区的上表面处于同一平面上，所述 缺口内设有控制栅，该控制栅延伸至漏区之上并覆盖所述坚直二极管； 所述控制栅与浮栅、坚直二极管和漏区之间设有第二层绝缘薄膜，所述控制栅、第二层 绝缘薄膜和坚直二极管组成一个以控制栅为栅极的坚直栅控二极管。
2. 根据权利要求1所述的U形沟道的半浮栅存储器，其特征在于：所述坚直二极管为 坚直p-n结二极管或者坚直p-i-n二极管中的任意一种。
3. 根据权利要求1所述的U形沟道的半浮栅存储器，其特征在于：所述浮栅为多晶硅、 钨或者氮化钛中的任意一种。
4. 根据权利要求1所述的U形沟道的半浮栅存储器，其特征在于：所述控制栅为多晶 娃栅或者金属栅中的任意一种。
5. 根据权利要求1所述的U形沟道的半浮栅存储器，其特征在于：所述第一层绝缘薄 膜、第二层绝缘薄膜分别为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种或几种。
6. 根据权利要求1所述的U形沟道的半浮栅存储器，其特征在于：所述第一种掺杂类 型为P型掺杂、第二种掺杂类型为η型掺杂，所述坚直二极管的阳极与浮栅相连接、阴极与 漏区相连接。
7. 根据权利要求1所述的U形沟道的半浮栅存储器，其特征在于：所述第一种掺杂类 型为η型掺杂、第二种掺杂类型为ρ型掺杂，所述坚直二极管的阴极与浮栅相连接、阳极与 漏区相连接。
【文档编号】H01L27/115GK203910798SQ201420155245
【公开日】2014年10月29日 申请日期:2014年4月1日 优先权日:2014年4月1日
【发明者】刘伟, 刘磊, 王鹏飞 申请人:苏州东微半导体有限公司