专利名称：无缝浅沟隔离的制作方法
技术领域：
本发明涉及一种无缝浅沟隔离的制作方法，尤指一种提升浅沟隔离接缝修补效率与效果的无缝(seamless)浅沟隔离的制作方法。
技术背景随着半导体工艺设计线宽的持续缩小，实施在半导体基底表面上，用以 电性隔离各元件的沟槽隔离，或者称为浅沟隔离(shallow trench isolation, STI)， f然成为一越来越重要的元件。然而随着元件微小化以及密集度的增 加，用来作为各元件间电性隔离的浅沟槽的宽度也越来越小，换言之，浅沟 的高宽比(aspect ratio)越来越大。因此如何有效的将绝缘材料填满日益狭窄的 浅沟槽，以提供有效的电性隔离，已然成为该技术领域的一大挑战。请参阅图l,图1系一已知的浅沟隔离剖面示意图。如图1所示，已知 的浅沟隔离制作方法首先系提供一基底10,随后透过一包含有一垫氧化层 32与一氮化硅层34所构成的图案化硬掩模层30于基底10内形成至少一浅 沟槽20。随后进行热氧化工艺，在浅沟槽20的侧壁与底部表面形成热氧化 衬垫层22。其后利用化学气相沉积(chemical vapor deposition, CVD)方法， 在浅沟槽20内填满介电层，随后再以再回蚀刻或者以化学机械抛光(chemical mechanic polishing,以下筒称为CMP)方式去除浅沟槽区域外多出来的介电 层，形成平坦的表面。然而，如前所述，随着浅沟槽高宽比的加增，使得前 述的化学气相沉积方法所能提供的阶梯覆盖(step coverage)能力已经不足以 应付目前沟槽高宽比较大的情况，也就是说，不容易将介电层完全填满沟槽。为改善上述问题，已知技术中亦已有多种改良式的化学气相沉积技术提 出，其中以臭氧辅助次常压化学气相沉积(ozone-assisted SACVD)技术经过部 分研究而被证实具备有良好的阶梯覆盖能力。臭氧辅助次常压化学气相沉积 技术系利用臭氧以及四乙基硅曱烷(tetra-ethyl-ortho-silicate ，以下简称为 TEOS)作为反应起始气体，在例如反应压力约为60托(torr)的次常压条件下 沉积厚度均匀的介电层40,如硅氧层。随后通常伴随后续的高温退火步骤，例如在温度1 OO(TC左右以及氮气环境中将所沉积的硅氧层致密化 (densification)。然而，前述的臭氧辅助次常压化学气相沉积技术在实际应用上却仍有诸 多缺点而犹待进一步的克服与改善。例如，以已知的臭氧辅助次常压化学气 相沉积技术所沉积的硅氧薄膜本身在高温下会收缩，例如在1050。C下处理 30分钟后会有高达约7%左右的收缩幅度，而且SACVD硅氧薄膜的膜层特 性也较差，例如，湿蚀刻率较高。此外，如图l所示，臭氧辅助次常压化学 气相沉积技术另一较严重的问题，是由于次常压化学气相沉积薄膜成长特性 主要是由浅沟槽20的侧壁向中间成长而填满沟槽，罔此，最终会在基底10 的浅沟槽20中间形成接缝(seam)42。此外，由于薄膜成长为不均匀性成长， 因此甚至会形成顶端具有接缝的孔洞(void)。而此接缝42又容易遭受到后续 清洗步骤的侵蚀，导致连通沟槽的形成，以及造成后续形成的多晶硅线路短 路等问题，且此接缝42的缺陷无法以传统的氮气环境退火方式去除。因此 已知技术更提供蒸气退火(steam annealing)工艺，在进行高温退火步骤之前， 在700。C的低温以及氢气/氧气环境中进行至少超过30分钟的蒸气退火工艺， 以去除接缝42。然此低温退火工艺所需的反应时间较长，除此费时的缺点夕卜， 对于接缝42的去除效果不佳，而尚有可议及改进的空间。发明内容因此，本发明于此提供一种利用无缝浅沟隔离的制作方法，用以修补次 常压化学气相沉积(sub-atmospheric pressure chemical vapor deposition, 以下 简称为SACVD)工艺所产生的浅沟隔离接缝，达到无缝填充浅沟隔离的目的。根据本发明的权利要求，提供一种无缝浅沟隔离的制作方法。该方法包 含有提供具有至少一浅沟槽的半导体基底，该半导体基底上形成有介电层， 该介电层填满该浅沟槽且具有接缝(seam)。接下来在该介电层表面形成至少 一修补层(healing layer),最后进行低温蒸气退火工艺，用以消除该接缝。根据本发明所提供的无缝浅沟隔离的制作方法，通过一修补层提供悬浮 键作为复合中心，因此更可在提升低温退火工艺的效率的同时，提升低温退 火修补接缝的修补果效，使得接缝的修补更加紧密。
图1为已知的浅沟隔离剖面示意图。图2至图6为本发明所^是供的无缝浅沟隔离的制作方法的一优选实施例。图7为本发明所提供的无缝浅沟隔离的制作方法的流程示意图。附图标记说明10基底20浅沟槽22热氧化衬垫层30硬掩模层32垫氧化层34垫氮化硅层40介电层42接缝50修补层100提供半导体基底102进行蚀刻工艺，在该半导体基底内形成至少 一 浅沟槽。104进行次常压化学气相沉积工艺，在该半导体基底沉积填满该浅沟槽的介电层，且该介电层具有接缝。106 在该介电层表面形成修补层。108 进行低温蒸气退火工艺，用以消除该接缝。
具体实施方式
请参阅图2至图6，图2至图6为本发明所提供的无缝浅沟隔离的制作沟隔离接缝。如图2所示，本优选实施例首先提供半导体基底10,如硅基底。 半导体基底10表面形成有厚度约为30埃(angstrom)至200埃的垫氧化层32; 而垫氧化层32表面则形成有厚度约为500埃至2000埃的氮化硅层34，垫氧 化层32与氮化硅层34用以作为硬掩模层30。请参阅图3。随后通过光致抗蚀剂(图未示)的光刻工艺以及蚀刻工艺 来图案化硬掩模层30，并在硬掩模层30内形成至少一开口。而去除光致抗 蚀剂之后，再经由该开口向下蚀刻半导体基底10,形成浅沟槽20。待浅沟 槽20形成后，可先进行热氧化工艺，在浅沟槽20的侧壁与底部表面形成热 氧化衬垫层22。请参阅图4。接下来，进行次常压化学气相沉积(SACVD)工艺，利用臭 氧以及四乙基硅曱烷(TEOS)作为反应起始气体，在反应压力约为60托(torr) 的次常压条件下在半导体基底10上沉积厚度均匀的介电层40，如硅氧层。 介电层40用以填满浅沟槽20，然而如前所述，由于SACVD工艺的薄膜成 长特性由浅沟槽20的侧壁向中间成长，因此最终会在浅沟槽中间形成接缝 (seam) 42,甚至是因薄膜不均匀成长特性所形成的顶端具有接缝的孔洞 (void)。而接缝42容易遭受到后续清洗步骤的侵蚀，导致连通沟槽的形成， 以及造成后续形成的多晶硅线路短路等问题。请参阅图5。随后在介电层40表面形成至少一修补层(healing layer) 50， 修补层50可为折射率(refractive index, RI)值大于1.6,或者为硅含量高于30 %的多硅层(Si-rich layer),例如硅甲烷(silane)、三曱基硅曱烷(trimethylsilane)、 四曱基硅曱烷(tetramethylsilane)、 二曱基硅曱烷(dimethylsilane)、 二乙基硅曱 烷(diethylsilane)、四乙基珪曱烷(tetra-ethyl-ortho-silicate， TEOS)、 二氯硅烷 (SiCl2H2)、或四曱基环四硅氧烷(tetra-methyl cyclo tetra-siloxane， TMCTS)等。 此外，修补层50亦可为通过硅曱烷气体处理介电层40表面而形成的纯硅层 (pure silicon layer)。修补层50的厚度约为0 ~ 100埃，然而其厚度系可根据 介电层40的厚度、浅沟槽20的高宽比(aspectratio)等来进行调整。举例来说， 当修补层50为多硅层时，介电层40的厚度为5900埃，而修补层50本身的 厚度则约为100埃。请参阅图5与图6。待介电层40表面形成修补层50之后，接下来进行 低温蒸气退火工艺，在高温炉管中通入高流量的氢气及氧气，在此氢气/氧气 的环境下消除该接缝，甚至是孔洞上方的接缝。其中，氢气流量可介于5至 20升/分钟；氧气流量可介于5至20升/分钟。此外，本优选实施例中的退 火温度可介于50(TC至80(TC之间。值得注意的是，由于修补层50为多硅层，其表面含有一些硅原子的悬 垂键(dangling bond),故这些悬垂键便可提供电子空穴作为复合中心；而修 补层50在后续的低温退火工艺中形成氧化硅，因此可更提高修补层50与介 电层40在低温蒸气退火工艺中的接缝修补效率，同时使得接缝的修补更加 紧密。另外，当修补层50为利用硅曱烷气体处理介电层40表面而形成的纯 硅层时，其表面亦会产生一些硅原子的悬垂键，同理，这些悬垂键系可提供 电子空穴作为复合中心，更提高修补层50与介电层40在低温蒸气退火工艺中的接缝修补效率，并使得接缝的修补更加紧密。换句话说，由于修补层50 的存在，本优选实施例中低温蒸气退火工艺所需的工艺时间可大幅缩短至不 超过30分钟，同时得到更加的修补效果。另外，根据本优选实施例，另提供一紫外光处理(UVtreatment),选择性 地进行于该低温退火工艺之前。此紫外光处理可造成修补层50些微收缩， 同时将接缝42稍微拉大，使得低温蒸气退火工艺中通入的氢气/氧气可无阻 地进入接缝42中，与修补层50表面完全反应并进行修补。此外，由于紫外 光所提供的能量更可将硅原子与氧原子间的^:结打断，产生更多的悬垂4建。 如上所述，这些悬垂键将会在后续的低温蒸气退火工艺中提供电子空穴作为 复合中心，因此可更提高修补层50与介电层40在低温蒸气退火工艺中的接 缝修补效率。完成低温蒸气退火工艺之后，再进行高温退火工艺，在氮气环境或惰性 气体环境中利用90(TC至llO(TC间的高温用以致密化(densification)介电层 40。其中，前述的低温蒸气退火工艺与高温退火工艺可于同一反应室(in-situ) 中进行，当然也可分别在不同反应室中进行。待该高温退火工艺完成后，可 进行已知平坦化工艺，例如前述的CMP工艺，以完成浅沟隔离的制作。由 于这些工艺为该领域中熟习该项技艺者或具通常知识者所熟知，因此在此即 不再加以赘述。请参阅图7。图7为本发明所提供的无缝浅沟隔离的制作方法的流程示 意图。如图7所示，本发明所提供的无缝浅沟隔离制作方法特别用以修补 SACVD工艺所产生的浅沟隔离接缝，该方法可归纳如下步骤100:提供半导体基底。步骤102:进行蚀刻工艺，在该半导体基底内形成至少一浅沟槽。 步骤104:进行SACVD工艺，在该半导体基底沉积填满该浅沟槽的介 电层，且该介电层具有接缝，甚至是顶端具有接缝的孔洞。 步骤106:在该介电层表面形成修补层。 步骤108:进行低温蒸气退火工艺，用以消除该接缝。 当然，步骤106与步骤108可根据接缝大小以及修复结果重复进行，直 到浅沟槽内的接缝完全消除。此外，如前所述，在步骤108之后，即低温蒸 气退火工艺之后，可进行高温退火工艺，以致密化该介电层。而在高温退火 工艺后亦可依据接缝大小以及修复结果重复进行于介电层表面形成修补层、进行低温蒸气退火工艺、与进行高温蒸气退火工艺等步骤，以确保浅沟槽内 的接缝完全消除。综上所述，本发明所提供的无缝浅沟隔离的制作方法特別用以修补SACVD工艺所产生的浅沟隔离接缝。其利用^^补层覆盖半导体基底内通过 SACVD工艺形成的介电层，如硅氧层，填满的浅沟隔离。该介电层由于 SACVD工艺特性而形成有接缝，甚至是顶端具有接缝的孔洞，且该接缝需 通过低温蒸气退火工艺修补。而本发明所提供修补层通过提供悬浮键作为复 合中心，因此更可在提升低温蒸气退火工艺的效率的同时，提升低温蒸气退 火修补接缝的修补果效，使得接缝的修补更加紧密。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种无缝浅沟隔离的制作方法，包含有提供具有至少一浅沟槽的半导体基底，该半导体基底上形成有介电层，该介电层填满该浅沟槽且具有接缝；在该介电层表面形成至少一修补层；以及进行低温蒸气退火工艺，用以消除该接缝。
2. 如权利要求1所述的方法，其中该介电层利用次常压化学气相沉积工 艺形成于该半导体基底上。
3. 如权利要求2所述的方法，其中该次常压化学气相沉积工艺使用臭氧 以及四乙基硅曱烷TEOS作为反应起始气体。
4. 如权利要求1所述的方法，还包含紫外光处理，进行于该低温蒸气退 火工艺之前。
5. 如权利要求l所述的方法，其中该修补层包含有多硅层。
6. 如权利要求5所述的方法，其中该多硅层的折射率值大于1.6。
7. 如权利要求5所述的方法，其中该多硅层由至少一种气体反应而成， 该气体选自下列组:硅甲烷silane 、三曱基硅曱烷trimethylsilane 、四曱基硅曱 烷tetramethylsilane 、 二曱基石圭曱烷dimethylsilane 、 二乙基石圭曱烷diethylsilane 、 四乙基硅曱烷TEOS、 二氯硅烷SiCl2H2、或四曱基环四硅氧烷TMCTS。
8. 如权利要求1所述的方法，其中该修补层通过硅曱烷气体处理而形成 于该介电层表面。
9. 如权利要求8所述的方法，其中该修补层包含有纯硅层。
10. 如权利要求l所述的方法，其中该修补层具有一厚度，且该厚度的 范围为0~ 100》矣。
11. 如权利要求1所述的方法，其中该低温蒸气退火工艺进行于氢气/ 氧气的环境下。
12. 如权利要求11所述的方法，其中该低温蒸气退火工艺中所使用的该 氢气/氧气，其氢气流量介于5至20升/分钟，氧气流量介于5至20升/分钟。
13. 如权利要求l所述的方法，其中该低温蒸气退火工艺的退火温度介 于500。C至80(TC之间。
14. 如权利要求l所述的方法，还包含高温蒸气退火工艺，进行于该低温退火工艺之后，用以致密化该介电层。
15. 如权利要求14所述的方法，其中该高温退火工艺进行于氮气环境中。
16. 如权利要求14所述的方法，其中该高温退火工艺的退火温度介于 900。C至IIO(TC之间。
17. 如权利要求l所述的方法，其中重复进行于介电层表面形成修补层 和进行低温蒸气退火工艺的步骤。
18. 如权利要求14所述的方法，其中重复进行于介电层表面形成修补 层、进行低温蒸气退火工艺、与进行高温蒸气退火工艺的步骤。
全文摘要
本发明公开了一种无缝浅沟隔离的制作方法，首先提供具有至少一浅沟槽的半导体基底，该半导体基底上形成有介电层，该介电层填满该浅沟槽且具有接缝(seam)。随后在该介电层表面形成至少一修补层，最后进行低温蒸气退火工艺，用以消除该接缝。
文档编号H01L21/762GK101335228SQ20071010954
公开日2008年12月31日 申请日期2007年6月25日 优先权日2007年6月25日
发明者施惠绅 申请人:联华电子股份有限公司