专利名称：浅沟隔离方法及结构的制作方法
技术领域：
本发明系关于集成电路(IC)装置，以及制造此集成电路装置之制程。详言之，本发明系关于在衬底上或在包括譬如应变硅(strainedsilicon)之应变层(strained layer)之各层上形成沟渠隔离(trenchisolation)结构的方法。
背景技术：
集成电路(IC)包括形成在半导体衬底上之许多晶体管。于此技术方面已知形成晶体管之各种方法。一般而言，藉由绝缘或隔离结构而使晶体管彼此隔离。
一种于硅衬底上形成晶体管的方法，包括已知之硅的局部氧化(LOCOS)制程。习知之LOCOS制程典型包括下列简化步骤。首先，将氮化硅层热生长于硅衬底上。一般而言，习知之LOCOS制程需要高品质、热生长氮化硅层以避免分层(delamination)和其它的制程问题。其次，使用微影技术(lithography)和蚀刻制程，以选择方式去除氮化物层，以产生晶体管源极/汲极所在位置之图案。于图案化源极/汲极区域后，生长场氧化物(field oxide)。因为仍保留有氮化物层之部位阻止氧化物生长，场氧化物仅生长在于源极/汲极图案化步骤期间曝露之硅衬底上。最后，于完成氧化物生长后，去除氮化物层之剩余部分，仅留下氧化之源极/汲极区域于曝露之硅衬底上。
用来形成绝缘结构和界定源极和汲极区域之另外的制程为浅沟渠隔离(STI，shallow trench isolation)制程。习知的STI制程典型包括下列之简化步骤。首先，将氮化硅层热生长或沉积于硅衬底上。其次，使用光学微影和蚀刻制程，选择性地去除氮化硅层以产生晶体管源极/汲极所在位置之图案。于图案化源极/汲极区域后，蚀刻衬底形成沟渠。形成沟渠后，于沟渠之曝露表面上热生长衬层(liner)。衬层氧化物一般于非常高的温度于盐酸(HCl)的环境中形成。然后将譬如二氧化硅(SiO2)之绝缘材料沉积在整个氮化物层上和沟渠内之衬层氧化物上。将该绝缘材料研磨以造成平整表面。接着去除氮化物层而留氧化物结构于沟渠内。
使用浅沟渠隔离(STI)结构于应变硅(SMOS)制程。使用SMOS制程，藉由增加硅之载子移动率(mobility)而增加晶体管(MOSFET)性能，由此减少电阻和功率消耗，并增加驱动电流、频率反应、和操作速度。一般系藉由生长硅层于硅-锗衬底或层上而形成应变硅。
与硅-锗衬底关联之硅-锗晶格一般较之纯硅晶格要分隔的更开，而锗之百分比愈高，晶格间隔更宽，因为硅晶格与较大之硅-锗晶格对直，则在硅层中造成张力应变。硅原子本质上彼此拉开。
松散或非应变之硅具有包含6个等价带之导电带。应用于硅之张力应变造成4个价带增加能量，和2个价带减少能量。量子效应之结果，电子当通过较低能带时，有效地减少30％重量。因此，较低能带对于电子流动具有较少电阻。此外，电子遭遇到从硅原子之原子核来之较低的振动能量，如此造成该等原子散射较在松散硅的硅时少500至1000倍比率。结果，载子移动率(mobility)在应变硅情况下要较在松散硅情况下戏剧性地增加，如此提供了对电子增加80％之移动率或更多，以及对电洞增加20％之移动率或更多。已发现增加移动率会持续增加电流场至1.5百万伏特/公分。这些因素相信使得装置能增加速度35％，而不须进一步减小装置体积，或减少25％功率消耗而不会降低性能。
于习知之SMOS制程中，于硅-锗层之上设有应变硅层，并蚀刻以形成用于STI结构之沟渠。该等沟渠延伸通过应变硅层和至少部分进入到硅-锗层中。使用习知之STI衬层氧化物制程以生长沟渠衬层。习知之STI衬层氧化物制程能使用非常高温和HCl周围环境。于此制程期间，增强锗气体释放，该锗气体释放会不良冲激到薄膜之形成，会污染IC结构、各层和装备，并会引起锗累积或“堆栈”于衬层之界面，由此而引起对于STI结构之可靠度问题。
于习知之SMOS制程中，STI结构可能容易形成硅悬垂(overhang)于STI结构之边缘，因为硅-锗层较之应变硅层更容易蚀刻。再者，应变硅层较之硅-锗层于沟渠衬层和填塞制程期间更容易消耗掉。此外，习知之SMOS STI结构能承受STI侧壁漏电。
因此，需要形成一种STI结构而不会损害到应变材料或层。再者，亦需要一种形成具有好的兼容性，不容易相关于应变材料而产生问题之高品质之氧化物制程。再者，仍需要一种改良之不容易形成硅悬垂之SMOS沟渠形成制程。而且，需要一种衬层形成制程，较不容易产生锗气体之释放。再者，需要一种STI制程，较不会受到应变硅污染、STI侧壁漏电、和硅悬垂之至少其中之一之影响。
发明内容
本发明之一个实施范例系关于于包括第一层之衬底上制造具有沟渠隔离区域之集成电路的方法。本方法包括选择性地蚀刻第一层以形成关联于沟渠隔离区域的位置的孔洞(aperture)，并在该第一层之上形成应变半导体材料。本方法亦包括于该等孔洞中形成绝缘材料，以形成沟渠隔离区域。
另一个实施范例系关于于埋置的氧化物(BOX，buried oxide)层之上化合物半导体层中形成浅沟渠隔离结构的方法。本方法包括在化合物半导体层之上设有硬掩膜层，去除于各位置上之硬掩膜层，以及在该各位置下于该化合物半导体层中形成沟渠。本方法亦包括剥除该硬掩膜层，在该化合物半导体层之上形成应变半导体层，以及提供隔离材料于各沟渠中，以形成浅沟渠隔离结构。
又另一个实施范例系关于集成电路。该集成电路包括化合物半导体层、应变半导体层、以及隔离沟渠。该应变半导体层系位于该化合物半导体层之上。该隔离沟渠系设置于该化合物半导体层中。该隔离沟渠包括绝缘材料，而该隔离沟渠的侧壁系至少由该应变半导体层所部分覆盖。
由下列之详细说明，配合所附图式，各实施范例将变得更完全了解，其中相同之参考号码系参考为相同之部分，以及其中图1为绝缘体上半导体(SOI)衬底之部分之剖面示意图，该绝缘体上半导体衬底包括氧化物层、硬掩膜层、和光阻层，用于图10和图15中所示浅沟渠隔离(STI)制程之实施范例；图2为图1中所示部分之横剖面图，显示微影术图案化步骤；
图3为图2中所示部分之横剖面图，显示用于硬掩膜层之选择蚀刻步骤；图4为图3中所示部分之横剖面图，显示用于氧化物层之选择蚀刻步骤；图5为图4中所示部分之横剖面图，显示用于相关于SOI衬底之化合物半导体层之选择蚀刻步骤；图6为图5中所示部分之横剖面图，显示用于硬掩膜层和氧化物层之去除步骤；图7为图6中所示部分之横剖面图，显示应变半导体形成步骤；图8为图7中所示部分之横剖面图，显示沟渠填充步骤；图9为图7中所示部分之横剖面图，显示栅极形成和硅化作用步骤；图10为显示图1至图9中所示部分之浅沟渠隔离制程一般方块图；图11为图15中所示用于浅沟渠隔离(STI)制程之实施范例之绝缘体上半导体衬底之部分之横剖面图，显示氧化物和硬掩膜去除步骤；图12为图11中所示部分之横剖面图，显示沟渠填充步骤；图13为图12中所示部分之横剖面图，显示应变硅形成步骤；图14为图13中所示部分之横剖面图，显示栅极形成和硅化作用步骤；以及图15显示用于图1至图5和图11至图14所示部分之浅沟渠隔离制程之一般方块图。
具体实施例方式
图1至图15显示依照实施范例制造集成电路(IC)的方法。此等方法之优点是，制程100(图10)和制程200(图15)并不提供应变硅材料，直到沟渠形成于下面层中后为止。于此方法中，相关于硅悬垂于STI边缘之问题，对于形成STI结构之应变硅消耗，和STI结构侧壁漏电会减少。于沟渠形成于下面层后依照制程之变化，而提供应变材料。
显示于图1至图9中方法之实施例(制程100)减少有关硅-锗层之锗气体释放和扩散出之问题。制程100使用应变硅层于STI沟渠处侧壁上。
制程100和200能使用于浅沟渠隔离(STI)制程或任何需要沟渠隔离和使用锗或其它于高温时容易放出气体之物质的制程。较有利的情况是，衬层氧化物层能于相对低温形成，而仍具备含有良好兼容性之高品质氧化物。低温制程乃指低于约750℃(例如，正在或低于700℃)温度完成之制程。
参照图1至图10，显示集成电路(IC)之部分12之横剖面图。部分12经历制程100(图10)以形成浅沟渠隔离(STI)结构。部分12包括设在衬底15之上之氧化物层18。衬底15包括设于埋置的氧化物(BOX)层14和基底层13之上之化合物半导体层16(例如，硅-锗)。衬底15最好是包括层16之绝缘体上半导体(semiconductor-on-insulator；SOI)衬底。
可选用(optional)基底层13，以及部分12能设有BOX层14作为最下层。衬底15之基底层13可以是与层16相同的材料或不同的材料。于一个实施例中，基底层13为譬如硅衬底之半导体衬底，在此衬底上已生长有或沉积了如二氧化硅层之层14。层16以物理方式生长或沉积于层14之上。层16不须直接沉积于层14之上。或者，衬底15能够从晶圆供货商处购得。
部分12能够是任何型式之半导体装置，或该半导体装置之一部分，并亦可从任何不同之半导体制程制得，譬如互补金属氧化物半导体(CMOS)制程、双极制程、或其它的半导体制程。部分12可以是整个IC，或是IC之一部分，并可包括许多的电子组件部分。
层16最好是硅-锗或其它的包括锗之半导体材料，并能够用P型掺杂物或N型掺杂物掺杂。层16能够是设在半导体或譬如层14之绝缘基底上之磊晶层(epitaxial layer)。再者，层16最好是硅和锗之化合物(Si1-xGex，其中X大约为0.2而更一般是在0.1至0.3之范围)。
层14能藉由离子植入于底层13上，而生长、沉积、或形成。层14较佳地是在约200至2000埃( )厚度之间。依照另一选用的实施例，层14可以具有厚度大约500至2000埃之间(例如，若层14是SIMOX层，则氧植入于硅中)。
于一个实施例中，层16藉由化学气相沉积(CVD)使用乙硅烷(disilane)(Si2H6)和锗烷(germane)(GeH4)作为来源气体，具有衬底温度650℃，乙硅烷部分压力(partial pressure)30毫帕(mPa)，以及锗烷部分压力(partial pressure)60毫帕。可使用这些比例而开始硅-锗材料之生长，或可选择使用，锗之部分压力可从低压或0压开始渐渐增加，形成梯度组成。或可选择使用，藉由使用锗之离子植入而掺杂硅层，或可使用其它制程以形成层16。较佳之情况是，可藉由磊晶生长层16至低于约2微米之厚度(并最好是在约0.5微米(μm)至2微米之间)。
衬垫氧化物膜(pad oxide film)或氧化物层18设于层16之上。层18为选择性之层。层18较佳热生长于层16上，至厚度约100埃至300埃。层18作用为缓冲层并能用习知之高温制程藉由加热至大约1000℃于含氧环境中而热生长。
在氧化物层18上设有障壁(barrier)或硬掩膜层(hard mask layer)22。最好，掩膜层22为氮化硅(Si3N4)，系藉由沉积、CVD、或热生长制程而设置约300至1000埃之间之厚度。亦可使用低压、电浆增强化学蒸气沉积(PECVD)制程。可使用于高温(例如，600℃或以上)使用二氯甲硅烷(dichlorosilane，Si2H2Cl2)、氨(NH3)和氮(N2)混合物之习知热氮化物制程。用来沉积氮化物之PECVD制程于400℃使用具有大约550至650瓦(W)之间功率之硅烷(SiH4)、氮(N2)、和氨(NH3)。相反于相关习知CVD或生长制程之N2/NH3/SiCl2H2，可使用氨(NH3)硅烷(SiH4/N2)混合电浆，以形成掩膜层22。
光阻层24设于(例如，使用旋转涂布)掩膜层22之上。较佳之情况是，光阻层24为任何可从商业上购得之i-线或深紫外线光阻，譬如(Shipley公司，MA)SPR955(i-线)UV5(深紫外线)。于图1至图2中，依照制程100之步骤102，使用掩膜或光罩(reticle)28经由光学微影术制程(photolithographicprocess)以选择方式去除光阻层24留下孔洞34。
于图3中，依照制程100之步骤104(图10)，掩膜层22最好是硬掩膜，并经由干蚀刻制程来蚀刻，而使得孔洞34到达氧化物层18。相对于氧化物层18，氮化硅选择使用干蚀刻制程。层24得于蚀刻层22之后予以剥除。
于图4中，依照制程100之步骤104(图10)，改变蚀刻制程以蚀穿二氧化硅材料，并蚀刻层18，使得孔洞34到达层16。能用干蚀刻制程蚀刻层18。或可取而代之，使用其它的蚀刻技术，来去除选择之层18之部分。于蚀刻氧化物层18之前或之后，能去除光阻层24(图1)。层22得于蚀刻层18之后予以剥除。
于图5中，改变蚀刻制程以蚀穿层16之化合物半导体材料。能依照干蚀刻制程去除层16，而使得孔洞34到达层14之上端。孔洞34能够是适用于STI构造之任何宽度。于一个实施例中，孔洞34得依技术，最好是在大约150nm至300nm之间。依照制程100之步骤104(图10)，通过孔洞34蚀穿层16以形成用于浅沟渠隔离结构之沟渠。沟渠最好具有对应于孔洞34之宽度。沟渠最好具有大约500至300埃之间之深度(依于层16之厚度)，以及150至300nm之宽度。沟渠能够是具有较窄底部之梯形剖面形状。另一选用之实施例包括具有更成矩形剖面形状之沟渠。
虽然已说明于干蚀刻制程之蚀刻，但是沟渠能用任何适用于层16中开设孔洞之任何制程而形成。于一个实施例中，用所有之方式将沟渠用的孔洞开设于层14中。或可选择使用，依于层16之厚度，关联于孔洞34之沟渠之底部可以到达层14。
于图6中，去除(例如，用剥除)层18和22。能使用任何习知之制程去除层18和22。于图7中，依照制程100之步骤104(图10)，应变之半导体材料36设于层16之上。层36最好具有厚度100至200埃之间，并且为张力应变硅层。能够藉由使用硅烷、乙硅烷或二氯甲硅烷，于温度500℃至650℃之化学气相沉积CVD，或藉由分子束磊晶法(molecular beam epitaxy；MBE)，而形成层36。
于一个较佳实施例中，关联于孔洞34之沟渠的侧壁用层36所覆盖。所具有的优点是，层36能够防止与STI沟渠制程有关之锗扩散，因为该层36覆盖了化合物半导体层16。能够藉由许多之制程，包括CVD和MEB，而沉积层36，该层36可以具有各不同之尺寸。
于设置层36后，得将衬层(图中未显示)形成于与孔洞34有关之沟渠中。较佳之情况是，衬层为低温制程所形成之氧化物(例如，氧化硅或二氧化硅)材料。于一个实施例中，衬层为大约50至200埃之间厚度，而设置在沟渠之底部和侧壁之上。
于另一个实施例中，能于电浆增强低压化学蒸气沉积(LPCVD)制程，或相似于上述讨论之CVD制程之高密度电浆氧化物沉积(HDP)制程，而形成衬层。较佳之情况是，沉积制程并不使用NH3，而是代替使用硅烷于低于700℃之温度。
于图8中，依照制程100之步骤108，将一层之绝缘材料42沉积在整个材料36上，和在关联于孔洞34之沟渠内。绝缘材料42最好是沉积于CVD制程中之二氧化硅。较佳之情况是，将绝缘材料42沉积于四乙氧基硅烷(TEOS)制程。或可选择使用，磷酸硼硅玻璃(BPSG)制程。绝缘材料42最好是在约2000至8000埃厚度之间。
藉由研磨和/或蚀刻而去除绝缘材料42，直到到达材料36之上表面为止。去除绝缘材料42会留绝缘材料于与孔洞34相关之沟渠内。能藉由许多之剥除或蚀刻制程而去除绝缘材料42。较理想之情况是，藉由干蚀刻方法而从材料36之上去除绝缘材料42。
于绝缘材料42设于与孔洞34相关之沟渠内之后，能提供栅极结构48。栅极结构48能够是习知之MOSFET栅极结构，譬如氧化物上金属之栅极结构或氧化物上多晶硅之栅极结构。
使用硅化作用以形成硅化物层46于与栅极结构48相关之晶体管之源极和汲极位置。能藉由习知之使用镍之锗-硅化作用制程而形成层46。
参照图1至图5和图11至图15，制程200相似于制程100。制程200本质上与参照图1至图5所描述之制程100相关之步骤相同。于制程200中，于步骤202将光阻层24于化合物半导体层16之上图案化，并于步骤204蚀刻该化合物半导体层以形成沟渠(参照图1至图5)。
参照图11，在层16中的孔洞134能够稍微小于参照图2至图9讨论的孔洞34。较佳之情况是，孔洞134是在约150至300nm宽之间，并具有与上述讨论的孔洞34之深度相似之深度。掩膜层118(例如，像是上述之相对于层18和22所述之氧化物或氮化物掩膜层)设于层16之上。掩膜层118具有实质将于后续提供之应变材料136(图13)相似之厚度。
如图12中所示，于制程200之步骤207中，相关于孔洞134之沟渠填满了绝缘材料142。绝缘材料142能够相似于参照图8所讨论之绝缘材料42。相关于孔洞134之沟渠能以不同之制程填满，包括上述有关填满相关于孔洞34之沟渠之制程。绝缘材料填满沟渠至掩膜层118之上表面。依照实施范例，绝缘材料亦设置在掩膜层118之表面上，并研磨或蚀刻回至掩膜层118之表面。
如图13中所示，于制程200之步骤209中，去除掩膜层118，并藉由选择性磊晶硅于层16之上而生长应变材料。因为层118与136之厚度实质上相似，则绝缘材料142延伸至应变材料136之上表面。不像参照图1至图10所讨论之制程100之实施例，材料136并不提供于相关于沟渠的侧壁上。
参照图14，设置栅极结构48，而将硅化物层46设于相关于关联栅极结构48之晶体管之源极和汲极的位置。于步骤212形成栅极结构48，而于步骤213形成硅化物层46。
应了解到，虽然详细之图式，特定之实例，和所给定之特定值提供了本发明之较佳实施范例，但是这些实施范例只是为了说明之目的。沟渠之形状和大小并非揭示于限定之形式。本发明的方法和装置并非限定于所揭示之精确详细内容和状况。对于所揭示之详细内容可以作各种之改变，而不会偏离由下列申请专利范围所界定之本发明之范围。
权利要求
1.一种制造集成电路的方法，该集成电路在衬底(15)中具有沟渠隔离区域，该衬底(15)包括第一层(16)，该方法包括选择性地蚀刻该第一层(16)以形成关联于该沟渠隔离区域的位置的孔洞(aperture)(34)；在该第一层(16)上形成应变半导体材料(36)；以及在孔洞(34)中形成绝缘材料(42)，以形成该沟渠隔离区域。
2.如权利要求1所述的方法，其中该应变半导体材料(36)形成于该孔洞(34)的侧壁上。
3.如权利要求1所述的方法，其中该应变半导体材料(36)为硅而该第一层(16)为硅-锗。
4.如权利要求1所述的方法，其中该第一层位于埋置的氧化物层上。
5.一种在埋置的氧化物层(14)上的化合物半导体层(16)中形成浅沟渠隔离结构的方法，该方法包括在该化合物半导体层(16)上设硬掩膜层(22)；去除在各位置上的该硬掩膜层(22)；在该各位置下于该化合物半导体层(16)中形成沟渠(34)；剥除该硬掩膜层(22)；在该化合物半导体层(16)上形成应变半导体层(36)；以及提供隔离材料(42)于各沟渠(34)中，以形成浅沟渠隔离结构。
6.如权利要求5所述的方法，还包括在该应变半导体层(36)上设置硅化物层(46)的步骤。
7.如权利要求5所述的方法，还包括在低温750。C以下于该等沟渠(34)中设置衬层的步骤。
8.一种集成电路，包括化合物半导体层(15)；位于该化合物半导体层(16)下方的埋置的氧化物层(14)；位于该化合物半导体层(16)上的应变半导体层(36)；以及设置于该化合物半导体层(16)中的隔离沟渠(34)，其中该隔离沟渠(34)包括绝缘材料(42)和各侧壁，该隔离沟渠(34)的各侧壁至少由该应变半导体层(36)所部分覆盖。
9.如权利要求8所述的集成电路，还包括位于该隔离沟渠(34)之间的栅极结构(48)。
10.如权利要求8所述的集成电路，其中该应变半导体层(36)包括硅，而该化合物半导体层包括硅-锗，而该沟渠(34)从在顶部的该应变半导体层(36)延伸至在底部该埋置的氧化物层(14)。
全文摘要
一种利用浅沟隔离(STI)技术制造集成电路(IC)的方法。该浅沟隔离技术使用于应变硅(SMOS)制程。于形成沟渠(34)后形成应变材料(36)。制程能使用于埋置的氧化物(buried oxide；Box)层(14)之上之化合物半导体层(16)。
文档编号H01L21/336GK1902748SQ200480040304
公开日2007年1月24日 申请日期2004年12月21日 优先权日2004年1月12日
发明者相奇, J·N·潘, 丘政锡 申请人:先进微装置公司