快闪存储器的制造方法
【专利摘要】本发明提供一种快闪存储器的制造方法，在层间介质层体积侧墙开口表面沉积侧墙材料之后、进行侧墙刻蚀之前，增加了一步化学机械平坦化工艺来减薄该层间介质层上方的侧墙材料，使所述层间介质层上方的侧墙材料厚度不大于所述侧墙开口中的侧墙材料厚度，因此可以更好地监控侧墙刻蚀工艺的刻蚀停止点，避免侧墙开口底部的浅沟槽隔离结构表面过早暴露而遭到刻蚀，使浅沟槽隔离结构不低于有源区而继续保护有源区，在后续浮栅多晶硅刻蚀过程中不会出现有源区顶角凹陷问题，从而增强了浮栅多晶硅与有源区之间的隔离效果，提高了快闪存储器的数据保持能力。
【专利说明】
快闪存储器的制造方法
技术领域
[0001] 本发明设及半导体制造领域，尤其设及一种快闪存储器的制造方法。
【背景技术】
[0002] 目前，快闪存储器(Flash memo巧），又称为闪存，已经成为非挥发性存储器的主 流，其存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(Floating Gate,FG)和 一层隧穿氧化层(Tunnel Oxide),并利用浮栅来存储电荷，实现存储内容的非挥发性，而存 储单元与存储单元之间需要浅沟槽隔离（STI ,Shallow Trench Isolation)结构进行电隔 离。
[0003] 现有技术中一种典型的快闪存储器的制造过程包括：
[0004] 首先，请参考图1A，提供半导体衬底10,在所述半导体衬底10上依次形成浮栅氧化 层(FG 0xide)12、浮栅多晶娃层(FG ploy)13和垫氮化层(Pad nitride,未图示）（即FG OX/ FG Poly/PAD SiN DEP)，依次刻蚀所述垫氮化层、浮栅多晶娃层13、浮栅氧化层12和半导体 衬底10,形成浅沟槽（即STI etch工艺），W定义出用于形成各个存储单元的有源区（active area ,ACT) 100，在浅沟槽表面生长衬氧化层化iner oxide，未图示），并在所述浅沟槽中填 充满绝缘介质材料（即STI皿PDEP工艺），并平坦化所述绝缘介质材料表面W与所述垫氮化 层表面齐平（即STI CMP工艺），形成浅沟道隔离结构（STI)Il,用于各个存储单元之间的电 隔离；
[0005] 然后，请继续参考图1A，采用湿法刻蚀的方法去除所述垫氮化层，露出所述浮栅多 晶娃层13表面，并在所述浮栅多晶娃层13表面上沉积SiN等层间介质层14(即FG SiN DEP工 艺），并采用浮栅光罩(FGmask，浮栅掩膜版）光刻、刻蚀所述层间介质层14(即FG PH/SiN etch工艺），W在所述层间介质层中形成侧墙开口 15;
[0006] 接着，请继续参考图1A，使用正娃酸乙醋（TEOS)低压化P)沉积工艺在所述浮栅多 晶娃层13、浅沟槽隔离结构11W及层间介质层14表面沉积氧化物侧墙材料（即FGSP1DEP工 艺），并刻蚀沉积的氧化物侧墙材料W在所述侧墙开口 15中形成侧墙16(即FGSPletch工 艺)；
[0007] 然后，请参考图1B，W所述侧墙16为掩膜，继续刻蚀所述侧墙开口 15中的浮栅多晶 娃13W及下方的浮栅氧化层12(即FGPL etch工艺），直至暴露出下方的有源区100表面，W 打开第二侧墙开口（未图示）；
[000引之后，通过在整个器件表面再次沉积侧墙材料并刻蚀（目阳GSP2DEP/etch工艺），W 在所述侧墙开口 15中形成覆盖在浮栅多晶娃和浮栅氧化层12侧壁的第二侧墙。
[0009] 上述快闪存储器的制造工艺流程包括FG 0X/FG Poly/PAD SiN DEP一STI etch一 STI Liner 0X/STI HDP&CMP一/PAD SiN remove一FG SiN DEP一FGPH/SiN etch一 FGSPlDEP/etch一FG化 etch一FGSP2DEP/etch。在FGSP1DEP工艺完成之后，在侧墙开口 15底 部沉积的氧化物侧墙材料厚度通常会比层间介质层14表面上沉积的氧化物侧墙材料厚度 薄很多（约薄6804)，而当进行FGSPletch工艺W形成侧墙16过程中，侧墙开口 15底部的浅 沟槽隔离结构11会被损耗，至FGSPletch工艺完成时，浅沟槽隔离结构11损耗约(XK)A，由此 很可能会暴露出其周围的有源区101的顶角，如图IB的虚线框101所示，暴露出的有源区101 的顶角会在之后FG化etch工艺中遭到刻蚀而损失掉一部分，进而形成图IC的有源区顶角 凹槽(ACT recess或ACT Pits)102,该有源区凹陷102导致浮栅多晶娃层13宽度大于有源区 100表面的宽度，一方面会导致该处发生漏电，使浮栅多晶娃层13与有源区100之间的隔离 效果变差，进而造成快闪存储器的数据保持失效问题（data retention failure issue)， 另一方面还会在一定程度上阻止了后续工艺中有源区的源/漏区离子注入的剂量，影响离 子注入效果，降低器件性能。
[0010] 因此，提供一种改进的快闪存储器的制造方法是本领域技术人员需要解决的课 题。
【发明内容】
[0011] 本发明的目的在于提供一种快闪存储器的制造方法，能够避免浮栅多晶娃下面的 有源区顶角凹陷问题，提高快闪存储器的数据保持能力。
[0012] 为解决上述问题，本发明提出一种快闪存储器的制造方法，包括：
[0013] 提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构及有源区，所述半导 体衬底上依次形成有浮栅氧化层、浮栅多晶娃层W及层间介质层；
[0014] 刻蚀所述层间介质层，并停止至所述浮栅多晶娃层表面，W形成侧墙开口；
[0015] 在所述层间介质层表面W及所述侧墙开口暴露出的浮栅多晶娃层W及浅沟槽隔 离结构的表面上沉积侧墙材料；
[0016] 采用化学机械平坦化工艺对所述层间介质层上方的侧墙材料进行减薄，使所述层 间介质层上方的侧墙材料厚度不大于所述侧墙开口中的侧墙材料厚度；
[0017] 对剩余的侧墙材料进行侧墙刻蚀，W在所述侧墙开口侧壁形成侧墙；
[0018] W所述侧墙为掩膜，继续刻蚀所述侧墙开口中的浮栅多晶娃层和浮栅氧化层，直 至暴露出下方的有源区表面。
[0019] 进一步的，提供半导体衬底的步骤包括：
[0020] 提供一半导体衬底基底，在所述半导体基底上依次形成浮栅氧化层、浮栅多晶层 W及垫氮化层；
[0021] 依次刻蚀所述垫氮化层、浮栅多晶层、浮栅氧化层和半导体基底，形成浅沟槽，W 在所述半导体基底中定义出有源区；
[0022] 在所述浅沟槽表面生长衬氧化层，并在所述浅沟槽中填充满绝缘介质材料，并平 坦化所述绝缘介质材料表面W与所述垫氮化层表面齐平，W形成浅沟道隔离结构；
[0023] 采用湿法刻蚀工艺去除所述垫氮化层。
[0024] 进一步的，所述层间介质层的材料为光刻胶、氧化娃、氮化娃、氮氧化娃、低K介质、 超低K介质中一种或几种组合。
[0025] 进一步的，所述侧墙材料为氧化娃、氮化娃、氮氧化娃中的一种或几种组合。
[00%] 进一步的，采用低压气相沉积(LPCVD)工艺沉积所述侧墙材料，并进行退火。
[0027] 进一步的，沉积所述侧墙材料的溫度为300°C~800°C，退火溫度为600°C~1200 r。
[0028] 进一步的，所述化学机械平坦化工艺对所述层间介质层上方的侧墙材料减薄 500A~1000 A。
[0029] 进一步的，所述侧墙为氧化娃-氮化娃-氧化娃复合层结构。
[0030] 进一步的，在所述侧墙开口侧壁形成侧墙之后，刻蚀所述侧墙开口中的浮栅多晶 娃层之前，还对器件进行湿法清洗。
[0031] 进一步的，暴露出所述侧墙开口下方的有源区表面之后，在整个器件表面沉积第 二侧墙材料并刻蚀，W在所述侧墙开口中形成覆盖在浮栅多晶娃层和浮栅氧化层侧壁的第 二侧墙。
[0032] 与现有技术相比，本发明的技术方案具有W下有益效果：
[0033] 1、在层间介质层体积侧墙开口表面沉积侧墙材料之后、进行侧墙刻蚀之前，增加 了一步化学机械平坦化工艺来减薄所述层间介质层上方的侧墙材料，使所述层间介质层上 方的侧墙材料厚度不大于所述侧墙开口中的侧墙材料厚度，因此可W更好地监控侧墙刻蚀 工艺的刻蚀停止点（endpoint signal)，避免侧墙开口底部的浅沟槽隔离结构表面过早暴 露而遭到刻蚀，使浅沟槽隔离结构表面不低于有源区表面而继续保护有源区，在后续浮栅 多晶娃层刻蚀过程中不会出现有源区顶角凹陷问题，从而增强了浮栅多晶娃与有源区之间 的隔离效果，提高了快闪存储器的数据保持能力；
[0034] 2、在后续浮栅多晶娃刻蚀过程中浅沟槽隔离结构不低于有源区，使得刻蚀形成的 浮栅宽度不大于其下方的有源区宽度，从而可W改善后续工艺中有源区的离子注入效果， 提高器件的电学性能。
【附图说明】
[0035] 图IA至图IC是现有技术中一种典型的快闪存储器制造过程中的器件结构示意图 W及SEM图；
[0036] 图2是本发明具体实施例的快闪存储器的制造方法流程图；
[0037] 图3A至图3E是图2所示的制造方法中的器件结构剖面示意图。
【具体实施方式】
[0038] 为使本发明的目的、特征更明显易懂，下面结合附图对本发明的【具体实施方式】作 进一步的说明，然而，本发明可W用不同的形式实现，不应只是局限在所述的实施例。
[0039] 请参考图2,本发明提出一种快闪存储器的制造方法，包括：
[0040] SI,提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构及有源区，所述半 导体衬底上依次形成有浮栅氧化层、浮栅多晶娃层W及层间介质层；
[0041] S2,刻蚀所述层间介质层，并停止至所述浮栅多晶娃层表面，W形成侧墙开口；
[0042] S3,在所述层间介质层表面W及所述侧墙开口暴露出的浮栅多晶娃层W及浅沟槽 隔离结构的表面上沉积侧墙材料；
[0043] S4,采用化学机械平坦化工艺对所述层间介质层上方的侧墙材料进行减薄，使所 述层间介质层上方的侧墙材料厚度不大于所述侧墙开口中的侧墙材料厚度；
[0044] S5,对剩余的侧墙材料进行侧墙刻蚀，W在所述侧墙开口侧壁形成侧墙；
[0045] S6, W所述侧墙为掩膜，继续刻蚀所述侧墙开口中的浮栅多晶娃层和浮栅氧化层， 直至暴露出下方的有源区表面；
[0046] S7，在整个器件表面沉积第二侧墙材料并刻蚀，W在所述侧墙开口中形成覆盖在 浮栅多晶娃和浮栅氧化层侧壁的第二侧墙。
[0047] 请参考图3A，在步骤Sl中，提供半导体衬底10的步骤包括：
[0048] 首先，提供一半导体衬底基底，该半导体衬底基底可W是单晶、多晶或非晶结构的 娃或娃错，也可W是绝缘体上娃SOI。本实施例中，所述半导体衬底基底为娃衬底，并通过渗 杂工艺，例如离子注入工艺，形成有源区，采用低压化学气相沉积、热氧化或者分子束外延 方法等在所述半导体基底上形成浮栅氧化层12,并在所述浮栅氧化层上依次形成浮栅多晶 娃层13和垫氮化层（未图示）。所述浮栅氧化层12包括但并不限于为二氧化娃，优选为二氧 化娃，有利于增强层与层之间的界面粘附性，用于隔离半导体基底与浮栅多晶娃层13,其厚 度可W根据具体的工艺需求而定，例如为15nm。浮栅多晶娃层13可W采用沉积工艺形成，例 如化学气相沉积工艺，用于形成浮栅(FG)，能够俘获或失去电子，从而能够使最终形成的闪 存存储器具有存储W及擦除的功能，其厚度可W根据具体的工艺需求而定。垫氮化层可W 采用低压化学气相沉积工艺形成，包括但并不限于氮化娃，优选为氮化娃，作为后续浅沟槽 隔离结构抛光工艺的停止层，浮栅氧化层12、浮栅多晶娃层13和垫氮化层的总厚度取决于 后续形成的浅沟槽隔离结构的高度。
[0049] 然后，依次刻蚀所述浮栅氧化层12、浮栅多晶娃层13和半导体基底，形成浅沟槽， W在所述半导体基底中定义出各个存储单元阵列对应的有源区100,具体地，可W采用两步 刻蚀的方法获得所述沟槽，首先，在所述垫氮化层上旋涂光刻胶层(未图示），图案化光刻胶 层后形成掩膜图形，利用掩膜图形作为掩膜，在垫氮化层中干法刻蚀出长方形的顶部开口； 然后再利用干法刻蚀，沿顶部开口对所述浮栅多晶娃层13、浮栅氧化层12、半导体基底进行 刻蚀，获得长方形或倒梯形状的浅沟槽;形成浅沟槽后清洗掉所述光刻胶层。
[0050] 接着，在所述浅沟槽表面生长衬氧化层(未图示），并在所述浅沟槽中填充满绝缘 介质材料(未图示），使所述绝缘介质材料表面与所述垫氮化层表面齐平，W形成浅沟道隔 离结构11;具体地，采用热氧化工艺在浅沟槽表面生长一层衬氧化层(可W为二氧化娃），用 于增强后续填充的绝缘介质材料的粘附力，接着采用高密度等离子体沉积化DPCVD)、低压 化学气相沉积化PCVD)或增强等离子体化学气相沉积(PECVD)等方式填充绝缘介质材料至 浅沟槽中，所述绝缘介质材料覆盖所述浅沟槽的侧壁和底部W及所述垫氮化层的表面，进 一步地采用化学机械抛光(CMP)工艺抛除所述垫氮化层表面的绝缘介质材料直至露出浅沟 道隔离结构11的顶部，并使所述浅沟道隔离结构11表面平坦化，此时所述绝缘介质材料表 面与所述垫氮化层表面齐平。
[0051] 然后，采用湿法刻蚀工艺去除所述垫氮化层，W暴露出所述浮栅多晶娃层12表面， 具体地，可W采用浓度为40 %~90 %的憐酸溶液与20 %~50 %的氨氣酸溶液作为腐蚀液， 来去除所述垫氮化层。
[0052] 之后，采用化学气相沉积工艺等在暴露出所述浮栅多晶娃层12表面上形成层间介 质层14，层间介质层14的材料可W为光刻胶、氧化娃、氮化娃、氮氧化娃、低K介质、超低K介 质中一种或几种组合，可W采用沉积工艺形成，例如化学气相沉积工艺或者物理气相沉积 工艺(PVD)。本实施例优选为氮化娃。
[0053] 接着，请继续参考图3A，在步骤S2中，采用浮栅光罩掩膜版工艺，在所述层间介质 层14表面形成光刻胶图形（未示出），W所述光刻胶图形为掩膜，可W采用干法刻蚀工艺或 湿法刻蚀工艺所述层间介质层14,甚至部分深度的浮栅多晶娃层13, W在层间介质层14或 者层间介质层14和浮栅多晶娃层13中形成侧墙开口 15。本发明的各个实施例中，可W通过 一个刻蚀步骤或者多个刻蚀步骤形成侧墙开口 15。
[0054] 请参考图3B，在步骤S3中，首先对侧墙开口 15进行沉积前清洗，W防止侧墙开口 15 中残留的刻蚀副产物影响后续侧墙材料的沉积效果，然后采用正娃酸乙醋(TEOS)低压气相 沉积(LPCVD)工艺等工艺在侧墙开口 15内部和底部W及层间介质层14表面上形成一定厚度 的侧墙材料薄膜16a。沉积侧墙材料薄膜16a之后可W对沉积厚度进行测量，W保证侧墙开 口 15内填充的侧墙材料薄膜16a的关键尺寸误差在± 150A左右。沉积侧墙材料薄膜16a之 后可W继续对器件进行快速退火，W提高侧墙材料薄膜16a的台阶覆盖性和致密性，并保证 侧墙开口 15内填充的侧墙材料薄膜16a的关键尺寸误差在± 190A左右。沉积侧墙材料薄膜 16a的溫度为300 °C~800 °C，退火溫度为600 °C~1200 °C，本实施例中的退火溫度为1050 °C。 在本发明的其他实施例中，所述侧墙材料薄膜16a的材料为氧化娃、氮化娃、氮氧化娃中的 一种或几种组合，可W是单层结构，也可W是氧化娃-氮化娃-氧化娃等复合层结构。
[0055] 由于LPCVD反应炉管工艺中，与反应气体接触充分的表面沉积薄膜厚度一般会比 与反应气体接触不充分的表面沉积薄膜厚度大，因此步骤S3中，层间介质层14台阶上表面 的反应气体非常充分，反应气体与层间介质层14台阶上表面的接触更加充分，而侧墙开口 15比较窄，反应气体从层间介质层14的台阶上向下扩散到侧墙开口 15底部会稍微困难一 些，反应气体偏少，其与侧墙开口 15侧壁W及底部的接触相对不够充分，由此会造成形成的 侧墙材料薄膜在层间介质层14台阶上的厚度Hl通常会大于侧墙开口 15底部的厚度H2， 如果直接对侧墙材料薄膜16a进行刻蚀形成侧墙，则会造成侧墙开口 15底部遭到过度刻蚀， 致使浅沟槽隔离结构11被损耗而暴露出两侧的有源区100。因此在步骤S4中，先采用化学机 械平坦化(CMP)工艺对所述层间介质层14上方的侧墙材料薄膜16a进行减薄，请参考图3D， 减薄后，层间介质层14上覆盖的侧墙材料薄膜16b的厚度H1'相比减薄前的厚度Hl下降 500A~lOOOA，例如减薄680A，从而使得所述层间介质层14上方的侧墙材料厚度H1'不大 于所述侧墙开口 15中的侧墙材料厚度肥。
[0056] 请参考图3D，在步骤S5中，可W现在平坦化的侧墙材料薄膜16b上方形成图形化光 刻胶(未图示），然后W所述图形化光刻胶为掩膜，采用等离子体干法刻蚀等刻蚀工艺继续 对图形化光刻胶暴露出的侧墙材料薄膜16b进行侧墙刻蚀，去除所述层间介质层14上方W 及侧墙开口 15底部多余的侧墙材料薄膜，而在侧墙开口 15侧壁形成侧墙16。由于步骤S5中 对所述层间介质层14上方侧墙材料薄膜进行了减薄处理，因此在此次侧墙刻蚀过程中，层 间介质层14上方的侧墙材料会先一步完全刻蚀掉，进而可W使得对刻蚀停止点的监控设置 在侧墙开口 15底部的侧墙材料上，使侧墙刻蚀工艺能够正好停止在浅沟槽隔离结构11表 面，而不会造成浅沟槽隔离结构11高度的下降，进而可W保护其周围的有源区100顶部。之 后可W采用灰化工艺或者湿法去胶工艺去除所述图形化光刻胶，并对器件进行湿法清洗和 烘干。
[0057] 请参考图3E，在步骤S8中，W所述侧墙16为掩膜，继续刻蚀侧墙开口 15中的浮栅多 晶娃层13和浮栅氧化层12, W打开所述侧墙开口 15底部的浮栅多晶娃层13和浮栅氧化层12 而暴露出浮栅氧化层12下方的有源区100表面，形成第二侧墙开口 17。由于步骤S6之后的浅 沟槽隔离结构11高度得W保持，进而可W保护第二侧墙开口 17中有源区100顶角在浮栅多 晶娃层13和浮栅氧化层12的刻蚀中不被损耗，从而避免了有源区顶角凹槽问题的出现，使 得刻蚀后的浮栅多晶娃层13宽度不大于有源区100表面宽度，因此可W大大提高浮栅多晶 娃层13与有源区100之间的隔离效果，进而提高制造的快闪存储器的数据保持能力。
[0058] 请继续参考图3E，之后可W执行步骤S7,在整个器件表面沉积第二侧墙材料并刻 蚀，W在所述第二侧墙开口 17中形成覆盖在浮栅多晶娃层13和浮栅氧化层12侧壁的第二侧 墙(未图示）。之后W侧墙16和第二侧墙为掩膜，对浮栅多晶娃层13侧面暴露出的有源区进 行阱区离子注入W及源/漏区离子注入，形成阱区、源区或漏区，由于步骤S7刻蚀后的浮栅 多晶娃层13侧面宽度不大于其下方的有源区宽度，因此不会降低有源区100的离子注入效 果，从而可W提高器件的电学性能。优选地，离子注入之后对所述半导体衬底10进行湿法清 洗步骤，去除因离子注入带来的残留物。清洗之后还可W进行热处理的步骤，热处理可W激 活渗杂的杂质离子，并恢复离子注入引起的所述半导体衬底10内晶格的损伤。优选地，所述 热处理的溫度范围为500°C~900°C。
[0059] 显然，本领域的技术人员可W对发明进行各种改动和变型而不脱离本发明的精神 和范围。运样，倘若本发明的运些修改和变型属于本发明权利要求及其等同技术的范围之 内，则本发明也意图包含运些改动和变型在内。
【主权项】
1. 一种快闪存储器的制造方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构及有源区，所述半导体衬 底上依次形成有浮栅氧化层、浮栅多晶娃层W及层间介质层； 刻蚀所述层间介质层，并停止至所述浮栅多晶娃层表面，W形成侧墙开口； 在所述层间介质层表面W及所述侧墙开口暴露出的浮栅多晶娃层W及浅沟槽隔离结 构的表面上沉积侧墙材料； 采用化学机械平坦化工艺对所述层间介质层上方的侧墙材料进行减薄，使所述层间介 质层上方的侧墙材料厚度不大于所述侧墙开口中的侧墙材料厚度； 对剩余的侧墙材料进行侧墙刻蚀，W在所述侧墙开口侧壁形成侧墙； W所述侧墙为掩膜，继续刻蚀所述侧墙开口中的浮栅多晶娃层和浮栅氧化层，直至暴 露出下方的有源区表面。2. 如权利要求1所述的快闪存储器的制造方法，其特征在于，提供半导体衬底的步骤包 括： 提供一半导体衬底基底，在所述半导体基底上依次形成浮栅氧化层、浮栅多晶层W及 垫氮化层； 依次刻蚀所述垫氮化层、浮栅多晶层、浮栅氧化层和半导体基底，形成浅沟槽，W在所 述半导体基底中定义出有源区； 在所述浅沟槽表面生长衬氧化层，并在所述浅沟槽中填充满绝缘介质材料，并平坦化 所述绝缘介质材料表面W与所述垫氮化层表面齐平，W形成浅沟道隔离结构； 采用湿法刻蚀工艺去除所述垫氮化层。3. 如权利要求1所述的快闪存储器的制造方法，其特征在于，所述层间介质层的材料为 光刻胶、氧化娃、氮化娃、氮氧化娃、低K介质、超低K介质中一种或几种组合。4. 如权利要求1所述的快闪存储器的制造方法，其特征在于，所述侧墙材料为氧化娃、 氮化娃、氮氧化娃中的一种或几种组合。5. 如权利要求1所述的快闪存储器的制造方法，其特征在于，采用低压气相沉积工艺沉 积所述侧墙材料，并进行退火。6. 如权利要求5所述的快闪存储器的制造方法，其特征在于，沉积所述侧墙材料的溫度 为300 °C~800 °C，退火溫度为600 °C~1200 °C。7. 如权利要求1所述的快闪存储器的制造方法，其特征在于，所述化学机械平坦化工艺 对所述层间介质层上方的侧墙材料减薄500A~1ΟΟΟΛ。8. 如权利要求1或4所述的快闪存储器的制造方法，其特征在于，所述侧墙为氧化娃-氮 化娃-氧化娃复合层结构。9. 如权利要求1所述的快闪存储器的制造方法，其特征在于，在所述侧墙开口侧壁形成 侧墙之后，刻蚀所述侧墙开口中的浮栅多晶娃层之前，还对器件进行湿法清洗。10. 如权利要求1所述的快闪存储器的制造方法，其特征在于，暴露出所述侧墙开口下 方的有源区表面之后，在整个器件表面沉积第二侧墙材料并刻蚀，W在所述侧墙开口中形 成覆盖在浮栅多晶娃层和隧穿氧化层侧壁的第二侧墙。
【文档编号】H01L21/66GK105977207SQ201610307807
【公开日】2016年9月28日
【申请日】2016年5月11日
【发明人】陈宏 , 曹子贵, 王卉, 徐涛
【申请人】上海华虹宏力半导体制造有限公司