专利名称：内建快闪存储器的单晶片微控制器的制作方法
技术领域：
本发明是有关於一种单晶片微控制器，且特别是有关於一种内建快闪存储器之单晶片微控制器，其存储器装置中兼具有快闪式可抹除且可编程只读存储器(flashEPROM)及静态随机存取存储器(SRAM)，且，此单晶片微控制器可直接读取(以单一指令)快闪式可抹除且可编程只读存储器中之信息，与一般静态存取存储器之读取程序完全相同。
目前，单晶片微控制器虽然可分为4位、8位、16位...等等，不过，其基本架构均必须包含以下三大部分，亦即1．中央处理单元(CPU)；2．输入/输出端口(I/O port)；以及3．存储器装置(Memory)。
而存储器装置便是本发明所要探讨之重点。
一般而言，单晶片微处理器之存储器装置主要是用来储存程序与信息，其可分为只读存储器(ROM)及随机存取存储器(RAM)两大部分。
1．只读存储器(ROM)，主要是用来储存程序与固定不变的信息，当电源消失时，其内容仍然存在。可分为
(a)掩模式只读存储器(Mask ROM)此种存储器之内容於制造商生产过程中便已储存，无法予以更改。
(b)可抹除且可编程只读存储器(EPROM)此种存储器之内容是利用烧录器烧录进去(亦即，以紫外线照射存储器上方透明窗口约30分钟，借以将内容清除)，且，可以重覆使用。
(c)可电除且可编程只读存储器(EEPROM)此种存储器之功能与可抹除且可编程只读存储器(EPROM)相同，亦须经由烧录器烧录，不过，这种存储器之内容可用电子讯号直接清除，不须通过紫外线照射。
2．随机存取存储器(RAM)，主要是用来存取可变动、暂存之信息，当电源消失时，内容亦消失。
不过，在许多单晶片微控制器的应用(如电话系统)中，却有部分系统参数或信息(如电话号码)是需要长期储存，且可能在一段时间後加以修改的。因此，现有技术的单晶片微控制器便无法达到这方面的要求。
通常，为长期储存这些系统参数或信息，单晶片微控制器可以在外部增加一组可电除且可编程只读存储器(EEPROM)，用来储存这些系统参数或信息。不过，这组可电除且可编程只读存储器却必须搭配其他界面装置及控制电路，使得硬件成本增加。此外，由於可电除且可编程只读存储器之存取必须依赖繁复的烧录、读取程序(有时亦需要高压)，因此，硬件线路与程序编写的复杂度亦会大幅提高。
有鉴於此，本发明的主要目的便是在提出一种内建快闪存储器之单晶片微控制器，其不仅可以省去外接可电除且可编程只读存储器(EEPROM)而衍生之硬件成本以及硬件线路/程序编写难度，同时亦可以克服静态随机存取存储器(SRAM)无法长期储存信息之困境。
为达到本发明之上述和其他目的，本发明乃提出一种内建快闪存储器之单晶片微控制器，其存储器装置中兼具有静态随机存取存储器(SRAM)及快闪式可抹除且可编程只读存储器(EPROM)，因此可应用於电话传真系统中储存电话号码等信息。并且，由於本发明单晶片微控制器可直接读取快闪式可抹除且可编程只读存储器之信息，亦即与静态随机存取存储器之读取程序完全相同，因此亦可省去外接快闪式可电除且可编程只读存储器所衍生之硬件成本及烦琐之程序编写。
在本发明中，内建快闪存储器之单晶片微控制器是具有一中央处理器单元及一存储器装置，其中，存储器装置中同时设有快闪式可抹除且可编程只读存储器及静态随机存取存储器；快闪存储器之读取动作，是根据一读取地址，直接将对应信息由总线送至目的暂存器；而快闪存储器之写入/清除动作则是将一写入地址及一写入信息，暂存於数据/地址暂存器中，待写入/清除动作完成一预定时间後比较快闪存储器及数据/地址暂存器之信息，借以确认写入/清除动作之完成。
为让本发明之上述和其他目的、特徵和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下
图1是本发明单晶片微控制器中存储器装置之存储器配置图；图2是本发明单晶片微控制器将信息写入可抹除且可编程只读存储器之时序示意图；图3是本发明单晶片微控制器自可抹除且可编程只读存储器读取信息之时序示意图；图4A是本发明单晶片微控制器之内部架构图；以及图4B是本发明单晶片微控制器中各控制信号之示意图。
在现有技术的单晶片微控制器之存储器装置中，由於只读存储器(ROM)只能够储存程序及固定不变之信息，随机存取存储器(RAM)只能够储存可变动及暂时性之信息，因此并无法应用在如电话或传真等系统中，用以长期储存如电话号码等信息。且，外接可电除且可编程只读存储器(EEPROM)又会衍生其他之硬件成本及设计难度。因此，本发明单晶片微控制器乃将存储器装置中部分随机存取存储器以快闪式可抹除且可编程只读存储器(EPROM)取代。
请参考图1，此为本发明单晶片微控制器中存储器装置之配置图。其中，为说明方便起见，本实施例是以4位单晶片微控制器为例。图中，随机存取存储器1是设置於地址000H～1FFH，而快闪式可抹除且可编程只读存储器2(包括四个存储器区块bank0,bank1,bank2,bank3)则分享相同地址200H～3FFH,并以区块选择信号BK决定何者致能，其中bank2、bank3即属本装置。区块选择信号BK是储存於一4位区块参数暂存器中，其内容如下所列<
选择存储器区块bank0选择存储器区块bank1选择存储器区块bank2选择存储器区块bank3当区块选择信号BK为[**00]时，存储器区块bank0致能；当区块选择信号BK为[**01]时，存储器区块bank1致能；当区块选择信号BK为[**10]时，存储器区块bank2致能；而当区块选择信号BK为[**11]时，则存储器区块bank3致能。
接下来，说明本发明单晶片微控制器如何对快闪式可抹除且可存储器装置进行读写。
1．将信息″写入″快闪式可抹除且可编程只读存储器之程序请参考图2，此为本发明单晶片微控制器将信息″写入″决闪式可抹除且可编程只读存储器之时序示意图其实施例如下所列MOV BK,#02H ；选择存储器区块bank2MOV Mx,A；将A的值搬入Mx地址内delay1CLR PROG；PROG讯号拉至低电位delay2set PROG；PROG讯号恢复高电位在这个实施例中，首先将区块选择信号BK设为2，表示选择存储器区块bank2；然後，将暂存器A之内容写Mx地址，Mx表示存储器区块bank2中之地址，而A则是欲写入信息存放之地址。接著，进行写入动作(如图中所示之PROG信号)，并在动作结束後以写入/清除信号EP判断信息是否成功写入，如果不成功，则可调整delay2来延长写入时间(写入/清除信号EP是暂存於一写入/清除暂存器中，用以表示写入或清除动作之完成与否)。
2．″清除″快闪式可抹除且可编程只读存储器中信息之程序请参考图3，此为本发明单晶片微控制器″清除″快闪式可抹除且可编程只读存储器中信息之时序示意图。其实施例如下所列MOV BK,#03H；选择存储器区块bank3MOV Mx,#300H；选择地址300Hdelay1CLR ERASEdelay2set ERASE在这个实施例中，首先将区块选择信号BK设为3，表示选择存储器区块bank3；然後，将Mx指定地址定为300H，其中，Mx表示存储器区块bank3中之地址。接著，进行清除动作(如图中所示之ERASE信号)，并在动作结束後以写入/清除信号EP判断信息是否成功写入，经由以上程序，即可将地址300H之内容清除为″OFH″，同样地，使用者亦可以写入/清除信号EP判断信息是否成功清除。
在上述″写入″或″清除″的动作中，EP信号是储存於4位之暂存器中，用以判断存取动作是否成功，内容如下所列
其中，EP0表示结果；EP1表示写入信息；EP2表示清除信息；而EP3则为保留位。当进行″写″或″清除″程序後，如果成功，EP0=0，否则EP0=1。
3．自快闪式可抹除且可编程只读存储器中读取信息之程序此程序与一般静态随机存取存储器相同，其实施例如下所列MOV BK,#02HMOV A,Mx经由此程序，即可将存储器区块bank2中Mx地址之内容读出放入A暂存器中。
图4A为本发明单晶片微控制器之内部架构图，包括存储器装置10，数据地址暂存器20，区块参数暂存器3，写入/清除暂存器4及比较器5，其中，存储器装置10又包括两个静态随机存取存储器MEMO,MEM1以及两个快闪式可抹除且可编程只读存储器MEM2,MEM3。
当单晶片微控制器对存储器装置10中快闪式可抹除且可编程只读存储器(MEM2或MEM3)进行读取动作时(当下MOV A,Mx指令时)，″R″讯号是直接将快闪式可抹除且可编程只读存储器(根据区块参数暂存器3之区块选择信号BK)中Mx地址之信息放在总线bus1,bus2上，并搬至A暂存器。而当单晶片微控制器欲将信息写入快闪式可抹除且可编程只读存储器或清除快闪式可抹除且可编程只读存储器中信息时(当下MOVMx,A指令时)，Mx地址和A暂存器所指之内容首先闭锁(latch)在数据/地址暂存器2上，待执行完″写入″(PROG)或″清除″(ERASE)动作後计数一预定时间(machine cycle)以产生一比较讯号CR，借以读取Mx地址内容与数据/地址暂存器闭锁之信息进行比较(如图中之比较器5)，若比较结果相同则写入/清除暂存器4之EP0=0，代表动作无误，不相同则EP0=1，代表有错误发生。
请参考图4B，此为图4A单晶片微控制器中各控制信号之时序示意图。当进行写入/清除(PROG或ERASE)动作时，Mx地址及A暂存器所指的内容首先存放於数据/地址暂存器2中等待写入/清除动作之进行(如图示中PROG信号)。待写入/清除动作结束後，可计数一循环周期(Machine cycle)，并在随後产生一比较信号CR，用以比较Mx地址内容与数据/地址暂存器2闭锁之信息。
综上所述，本发明单晶片微控制器不但可省去因外接存储器而衍生之硬件线路及烦琐烧录程序，并且可自动比较″写入″及″清除″结果，使可靠度达到更高的水准。另外，本发明单晶片微控制器之内部信息存储随机存取装置可提供使用者以软体程序编辑，在不经烧录器繁复处理的情况下对存储内容进行更改。又，本发明单晶片微控制器之信息读取和一般静态随机存取存储器一样便利，可由中央处理单元直接读出(只需MOV A,Address一道指令)。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明之精神和范围内，当可做些许之更动与润饰，因此本发明之保护范围当视后附之权利要求书所界定者为准。
权利要求
1．一种内建快闪存储器之单晶片微控制器，包括一中央处理器单元及一存储器装置，其中，该存储器装置设有一快闪式可抹除且可编程只读存储器及一静态随机存取存储器；该快闪存储器之读取动作，是根据一读取地址，直接将对应信息由总线送至一目的暂存器；而该快闪存储器之写入/清除动作，则是将一写入地址及一写入信息，暂存於一数据/地址暂存器中，待写入/清除动作完成一预定时间後比较该快闪存储器及该数据/地址暂存器之信息，借以确认写入/清除动作之完成。
2．如权利要求1所述之单晶片微控制器，其中，该快闪式可抹除且可编程只读存储器是由若干复数个存储器区块组成，其分享共同地址且由一区块选择信号选择并致能。
3．如权利要求2所述之单晶片微控制器，其中，该区块选择信号是存放於一区块参数暂存器中，对应於不同之存储器区块。
4．如权利要求1所述之单晶片微控制器，其中更包括一比较器，用以在写入/清除动作後一预定时间后比较该快闪式可抹除且可编程只读存储器之内容及该数据/地址暂存器之信息，并将其结果存放於一写入/清除暂存器中。
5．一种单晶片微控制器，包括一中央处理器单元；一输入输出端口；以及一存储器装置，具有一快闪存储器及一随机存取存储器，该快闪存储器之读取动作，是根据一读取地址，直接将对应信息由总线送至一目的暂存器，而该快闪存储器之写入/清除动作，则是自该输入输出口读入一写入地址及一写入信息，并将其暂存於一数据/地址暂存器中，待写入/清除动作完成一预定时间後比较该快闪存储器及该数据/地址暂存器之信息，借以确认写入/清除动作之完成。
6．如权利要求5所述之单晶片微控制器，其中，该快闪存储器是一可抹除且可编程只读存储器。
7．如权利要求6所述之单晶片微控制器，其中，该快闪存储器可由若干复数个存储器区块组成；并由一区块选择信号选取并致能。
8．如权利要求7所述之单晶片微控制器，其中更包括一区块参数暂存器，用以储存该区块选择信号。
9．如权利要求7所述之单晶片微控制器，其中更包括一写入/清除暂存器，用以储存写入/清除动作执行之结果。
全文摘要
一种内建快闪存储器之单晶片微控制器,其存储器装置中兼具有静态随机存取存储器(SRAM)及快闪式可抹除且可编程只读存储器(EPROM),因此可应用于电话传真系统中储存电话号码等信息。并且,由于本发明单晶片微控制器可直接读取快闪式可抹除且可编程只读存储器之信息,亦即与静态随机存取存储器之读取程序完全相同,因此亦可省去外接快闪式可电除且可编程只读存储器所衍生之硬件成本及烦琐之程序编写。
文档编号G11C7/00GK1232265SQ98101368
公开日1999年10月20日 申请日期1998年4月14日 优先权日1998年4月14日
发明者谢式富, 陈茂松, 吴士昌 申请人:华邦电子股份有限公司