专利名称：一种快闪存储器及其制备方法
技术领域：
本发明涉及半导体设计及制造技术领域，特别涉及一种快闪存储器及其制备方法。
背景技术：
快闪存储器(Flash Memory)具有存储数据掉电后不会丢失的特点，特别适用于移动通讯和计算机存储部件等领域。
SONOS型快闪存储器具有硅-氧化层-氮化层-氧化层-硅结构，包括一层隧穿氧化层，一层氮化硅层和一层阻挡氧化层。SONOS型快闪存储器采用量子隧穿效应或者热载流子注入效应将电荷(电子或空穴)通过隧穿氧化层注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起存储器单元阈值电压的改变，达到数据存储的效果。图I是一种典型的SONOS存储器单元剖面图。如图I所示，典型的SONOS存储器单元的结构是在衬底101 的两端分别为源极IOls和漏极101d，两极之间由隧穿氧化层103隔开，在隧穿氧化层103 上面覆盖氮化硅层105，其上依次为阻挡氧化层107和栅极101g。其中，隧穿氧化层103、氮化硅层105和阻挡氧化层107组成的ONO区域为电荷存储区域。由于电荷存储区域位于晶体管操作区域的栅极IOlg和沟道区之间，随着半导体器件尺寸的进一步缩小，晶体管操作区域对电荷存储区域产生干扰，导致器件的可靠性降低，数据存储时间减少。发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是提供一种新型SONOS型快闪存储器及其制备方法，解决现有的SONOS型快闪存储器的晶体管操作区域对电荷存储区域产生干扰的缺陷，提高器件的可靠性，增加数据存储时间。
为达到上述目的，本发明一方面提出了一种快闪存储器，其特征在于，包括半导体衬底；存储介质层，所述存储介质层形成在所述半导体衬底上，自下而上依次包括隧穿氧化层、氮化硅层、阻挡氧化层；半导体层，所述半导体层形成在所述存储介质层上，包括沟道区和位于所述沟道区两侧的源区和漏区；和栅堆叠，形成在所述沟道区上，包括栅介质和形成在所述栅介质上的栅极。
在本发明的一个实施例中，所述半导体衬底为SOI (绝缘体上硅)衬底，整个快闪存储器形成在SOI衬底上，有利于减小衬底的漏电，提高器件的电学性能。
在本发明的一个实施例中，所述半导体层为硅层。即，所述SOI衬底的硅层、隧穿氧化层、氮化硅层、阻挡氧化层以及所述半导体层构成SONOS型快闪存储器，SONOS型快闪存储器中的存储介质ONO层(隧穿氧化层-氮化硅层-阻挡氧化层)形成在衬底和沟道区之间，利用衬偏效应改变存储器单元的阈值电压。
在本发明的一个实施例中，所述半导体衬底或者所述绝缘体上硅衬底的硅层为第一类型重掺杂，所述沟道区为第二类型轻掺杂，所述源区和漏区为第一类型重掺杂，从而有利于减小背电极的串联电阻。
在本发明的一个实施例中，所述栅堆叠的侧壁上形成有侧墙。
在本发明的一个实施例中，所述半导体衬底、半导体层和栅极上形成有钝化层，所述钝化层中具有贯通至所述半导体衬底、半导体层和栅极的引线孔。
在本发明的一个实施例中，所述钝化层之上形成有引线金属层，所述引线金属层通过所述引线孔与所述半导体衬底、半导体层和栅极连接。
本发明另一方面还提出了一种快闪存储器的制备方法，其特征在于，包括以下步骤si :提供半导体衬底，对所述半导体衬底进行第一类型重掺杂；S2 :在所述半导体衬底上依次形成隧穿氧化层、氮化硅层、阻挡氧化层；S3 :在所述阻挡氧化层上形成半导体层， 对所述半导体层进行第二类型轻掺杂；S4 :在所述半导体层上形成栅堆叠，所述栅堆叠包括栅介质和形成在所述栅介质上的栅极，所述栅堆叠覆盖的所述半导体层的区域为沟道区；S5 :对暴露的所述半导体层进行第一类型重掺杂，以在所述沟道区两侧形成源区和漏区。
在本发明的一个实施例中，所述半导体衬底为绝缘体上硅衬底，对所述绝缘体上硅衬底的硅层进行第一类型重掺杂。整个快闪存储器形成在SOI衬底上，有利于减小衬底的漏电，提高器件的电学性能。
在本发明的一个实施例中，步骤SI之后还包括刻蚀所述绝缘体上硅衬底的硅层以形成相互隔离的有源区。即，步骤S2-S5是在一个有源区中形成一个存储单元，整个半导体衬底上可以形成多个相互隔离的存储单元呈阵列式排列。
在本发明的一个实施例中，所述半导体层为硅层。即，所述SOI衬底的硅层、隧穿氧化层、氮化硅层、阻挡氧化层以及所述半导体层构成SONOS型快闪存储器，SONOS型快闪存储器中的ONO层(隧穿氧化层-氮化硅层-阻挡氧化层)形成在衬底和沟道区之间，利用衬偏效应改变存储器单元的阈值电压。
在本发明的一个实施例中，步骤S4之后还包括在所述栅堆叠的侧壁形成侧墙。
在本发明的一个实施例中，步骤S5之后还包括以下步骤S6 :在所述半导体衬底、 半导体层和栅极上形成钝化层，在所述钝化层中形成贯通至所述半导体衬底、半导体层和栅极的引线孔；S7 :在所述钝化层之上形成引线金属层，所述引线金属层通过所述引线孔与所述半导体衬底、半导体层和栅极连接。
本发明提供一种快闪存储器及其制备方法，通过在衬底和沟道区之间形成存储介质ONO层，利用衬偏效应改变存储器单元的阈值电压。由于电荷存储区域(0N0层)与晶体管操作区域在空间上分离，减小了晶体管操作区域对电荷存储区域的干扰，增大器件的可靠性，显著地提高存储器的数据存储时间。并且，相对于传统的SONOS型快闪存储器，根据本发明实施例的快闪存储器具有更小的栅介质等效氧化层厚度，有利于器件尺寸的缩小。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中
图I为一种典型的SONOS存储器单元剖面图2为本发明实施例的快闪存储器的结构示意图3为沿图2中AA’方向的剖面图4-10为本发明实施例的快闪存储器的制备方法各步骤的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、 “后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
需要说明的是，此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。进一步地，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图2所示为本发明实施例的快闪存储器的结构示意图，图3为沿图2中AA’方向的剖面图。需说明的是，本发明的快闪存储器可以运用于n型和p型晶体管，为简便起见， 本发明各实施例仅以n型晶体管为例进行描述，对于包含p型晶体管的快闪存储器可以参照本发明实施例相应改变掺杂类型即可，在此不再赘述。
如图2-3所示，该快闪存储器包括半导体衬底100、存储介质层200、半导体层300、栅堆叠。
其中，半导体衬底100可以包括常规的半导体材料，例如硅、锗硅、锗、砷化镓、碳化硅、砷化铟或者磷化铟等。此外，衬底可以可选地包括外延层，可以被应力改变以增强其性能，以及也可以包括绝缘体上硅(SOI)结构。在本发明优选的实施例中，半导体衬底100 为SOI衬底，有利于减小衬底漏电，提高器件的电学性能。SOI衬底自下至上依次包括绝缘层102、埋氧层104以及硅层106。在本实施例中，半导体衬底100或者SOI衬底的硅层 106为n型重掺杂,减小背电极的串联电阻。
存储介质层200形成在半导体衬底100上，在本实施例中，存储介质层200位于 SOI的硅层106上。存储介质层200自下而上依次包括隧穿氧化层202、氮化硅层204、阻挡氧化层206。
半导体层300形成在存储介质层200上，半导体层300包括沟道区302和位于沟道区302两侧的源区304和漏区306。其中，沟道区302为p型轻掺杂，源区304和漏区306 为n型重掺杂。在本实施例中，半导体层300的材料为硅，即，SOI衬底的硅层106、隧穿氧化层202、氮化硅层204、阻挡氧化层206以及半导体层300构成SONOS型快闪存储器，SONOS 型快闪存储器中的存储介质ONO层(隧穿氧化层202-氮化硅层204-阻挡氧化层206)形成在衬底100和沟道区302之间，利用衬偏效应实现存储器单元阈值电压的改变。由于存储介质ONO层不与沟道区连接，即电荷存储区域与晶体管操作区域在空间上分离，使读操作不会影响器件的电学特性，提高了存储电荷的保存时间。从而提高了器件的可靠性。并且， 相对于传统的SONOS型快闪存储器，根据本发明实施例的快闪存储器具有更小的栅介质等效氧化层厚度，有利于器件尺寸的缩小。
栅堆叠形成在沟道区302上，栅堆叠包括栅介质402和形成在栅介质402上的栅极404。栅介质402可以是制备晶体管中使用的任何栅介质材料，可以为但不限于高K介质、二氧化硅。栅极404可以为但不限于多晶硅栅极或金属栅极。
需指出的是，在本发明实施例中，SOI衬底的硅层106可以图案化为多个相互隔离的有源区(图I和图2中仅示出一个有源区)，每个存储单元形成在一个独立的有源区中， 以使不同的存储器之间完全隔绝。
在本发明实施例中，栅介质402和栅极404的侧壁形成有侧墙406。侧墙406可以包括氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k介质材料(例如碳氮化硅、 碳氮氧化硅等)或其组合。侧墙406可以具有多层结构。半导体衬底100、半导体层300和栅极404上形成有钝化层500，钝化层500中具有贯通至半导体衬底100、半导体层300的源区304和漏区306、栅极404的引线孔502。如图2所示，对于一个存储单元而言，其存储介质层200的面积小于其位于的半导体衬底的有源区的面积，从而使该有源区可以引出电极。钝化层500之上形成有引线金属层600，引线金属层600通过引线孔502与半导体衬底100、半导体层300的源区304和漏区306、栅极404连接。优选地，半导体衬底100、源区 304和漏区306、栅极404上可以形成有金属娃化物,该金属娃化物与半导体衬底100、源区 304和漏区306、栅极404形成欧姆接触，以减小引线孔502中的金属与半导体衬底100、源区304和漏区306、栅极404之间的接触电阻。
下面结合附图4-9具体描述本发明实施例的快闪存储器的制备方法，该方法包括以下步骤
步骤SI :提供半导体衬底100，对半导体衬底100进行第一类型重掺杂。在本实施例中，半导体衬底100为SOI衬底，将器件形成在SOI衬底上，有利于减小衬底漏电，提高器件的电学性能。如图4所示，SOI衬底自下至上依次包括绝缘层102、埋氧层104以及硅层 106。对硅层106进行离子注入、退火，以形成n+型掺杂，减小背电极的串联电阻。
在本发明实施例中，步骤SI之后还包括刻蚀该SOI衬底的硅层106以形成相互隔离的有源区108，如图5所示。即，后续的各步骤均是在有源区108中形成存储单元，整个半导体衬底上可以形成多个相互隔离的存储单元呈阵列式排列。
步骤S2 :在半导体衬底100上依次形成隧穿氧化层202、氮化硅层204、阻挡氧化层206，即形成存储介质ONO层。具体地，在硅层106上淀积氧化物材料，例如氧化硅，经过涂布光刻胶、光刻、刻蚀、去胶，形成隧穿氧化层202。然后通过同样的方式形成氮化硅层204 和阻挡氧化层206，如图6所示。
步骤S3 :在阻挡氧化层206上形成半导体层300，对半导体层300进行第二类型轻掺杂。在本实施例中，半导体层300的材料可以为硅，半导体层300形成在每个有源区108 上。具体地，在阻挡氧化层206上淀积半导体材料层，例如硅，经过涂布光刻胶、光刻、刻蚀、 去胶，形成位于有源区108上的半导体层300。然后对半导体层300进行离子注入、退火，以形成P-型掺杂，如图7所示。
步骤S4 :在半导体层300上形成栅堆叠，栅堆叠包括栅介质402和形成在栅介质上的栅极404，栅堆叠覆盖的半导体层的区域为沟道区302。具体地，在半导体层300上淀积栅介质层材料，经过涂布光刻胶、光刻、刻蚀、去胶，形成栅介质402。在本实施例中，栅介质402的材料可以为但不限于二氧化硅或高K介质材料氧化铪等。在栅介质402上淀积栅极材料，在本实施例中，栅极材料可以为但不限于多晶硅栅极或金属栅极，然后涂布光刻胶、光刻、刻蚀、去胶，形成栅极404，如图8所示。
在本实施例中，在步骤S4之后还包括在栅堆叠侧壁上形成侧墙406。具体地，可以淀积保护介质，干法刻蚀，以在栅堆叠侧壁上形成侧墙406，保护介质可以为氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k介质材料(例如碳氮化硅、碳氮氧化硅等) 或其组合，如图9所示。
步骤S5 :对暴露的半导体层300进行第一类型重掺杂，以在沟道区302两侧形成源区304和漏区306。在本实施例中，对暴露的半导体层300进行离子注入、退火，以在沟道区302两侧形成n+型掺杂区，如图10所示。
在本发明实施例中，在步骤S5之后还包括步骤S6 :在半导体衬底100、半导体层 300和栅极404上形成钝化层500，然后光刻，刻蚀，在钝化层10上形成贯通至半导体衬底100、半导体层300和栅极404的引线孔502。步骤S7 :在钝化层500之上形成引线金属层 600，该引线金属层600通过引线孔502与半导体衬底100、半导体层300的源区302和漏区 304、栅极404连接，如图1-2所示。优选地，在步骤S6之前还可以包括在半导体衬底100、 半导体层300的源区302和漏区304、栅极404上形成金属硅化物，以减小引线孔502中的金属与半导体衬底100、半导体层300的源区302和漏区304、栅极404之间的接触电阻。
本发明提供一种快闪存储器及其制备方法，通过在衬底和沟道区之间形成存储介质ONO层，利用衬偏效应改变存储器单元的阈值电压。由于电荷存储区域(0N0层)与晶体管操作区域在空间上分离，减小了晶体管操作区域对电荷存储区域的干扰，增大器件的可靠性，显著地提高存储器的数据存储时间。并且，相对于传统的SONOS型快闪存储器，根据本发明实施例的快闪存储器具有更小的栅介质等效氧化层厚度，有利于器件尺寸的缩小。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
权利要求
1.一种快闪存储器，其特征在于，包括半导体衬底；存储介质层，所述存储介质层形成在所述半导体衬底上，自下而上依次包括隧穿氧化层、氮化硅层、阻挡氧化层；半导体层，所述半导体层形成在所述存储介质层上，包括沟道区和位于所述沟道区两侧的源区和漏区；和栅堆叠，形成在所述沟道区上，包括栅介质和形成在所述栅介质上的栅极。
2.如权利要求I所述的快闪存储器，其特征在于，所述半导体衬底为绝缘体上硅衬底。
3.如权利要求2所述的快闪存储器，其特征在于，所述半导体层为硅层。
4.如权利要求I或2所述的快闪存储器，其特征在于，所述半导体衬底或者所述绝缘体上硅衬底的硅层为第一类型重掺杂，所述沟道区为第二类型轻掺杂，所述源区和漏区为第一类型重掺杂。
5.如权利要求I所述的快闪存储器，其特征在于，所述栅堆叠的侧壁上形成有侧墙。
6.如权利要求4所述的快闪存储器，其特征在于，所述半导体衬底、半导体层和栅极上形成有钝化层，所述钝化层中具有贯通至所述半导体衬底、半导体层和栅极的引线孔。
7.如权利要求6所述的快闪存储器，其特征在于，所述钝化层之上形成有引线金属层， 所述引线金属层通过所述引线孔与所述半导体衬底、半导体层和栅极连接。
8.一种快闪存储器的制备方法，其特征在于，包括以下步骤51:提供半导体衬底，对所述半导体衬底进行第一类型重掺杂；52:在所述半导体衬底上依次形成隧穿氧化层、氮化硅层、阻挡氧化层；53:在所述阻挡氧化层上形成半导体层，对所述半导体层进行第二类型轻掺杂；54:在所述半导体层上形成栅堆叠，所述栅堆叠包括栅介质和形成在所述栅介质上的栅极，所述栅堆叠覆盖的所述半导体层的区域为沟道区；55:对暴露的所述半导体层进行第一类型重掺杂，以在所述沟道区两侧形成源区和漏区。
9.如权利要求8所述的快闪存储器的制备方法，其特征在于，所述半导体衬底为绝缘体上硅衬底，对所述绝缘体上硅衬底的硅层进行第一类型重掺杂。
10.如权利要求9所述的快闪存储器的制备方法，其特征在于，步骤SI之后还包括刻蚀所述绝缘体上硅衬底的硅层以形成相互隔离的有源区。
11.如权利要求9所述的快闪存储器的制备方法，其特征在于，所述半导体层为硅层。
12.如权利要求8所述的快闪存储器的制备方法，其特征在于，步骤S4之后还包括在所述栅堆叠的侧壁形成侧墙。
13.如权利要求8所述的快闪存储器的制备方法，其特征在于，步骤S5之后还包括以下步骤S6:在所述半导体衬底、半导体层和栅极上形成钝化层，在所述钝化层中形成贯通至所述半导体衬底、半导体层和栅极的引线孔；S7:在所述钝化层之上形成引线金属层，所述引线金属层通过所述引线孔与所述半导体衬底、半导体层和栅极连接。
全文摘要
本发明提供一种快闪存储器及其制备方法，该快闪存储器包括半导体衬底；存储介质层，所述存储介质层形成在所述半导体衬底上，自下而上依次包括隧穿氧化层、氮化硅层、阻挡氧化层；半导体层，所述半导体层形成在所述存储介质层上，包括沟道区和位于所述沟道区两侧的源区和漏区；和栅堆叠，形成在所述沟道区上，包括栅介质和形成在所述栅介质上的栅极。通过在衬底和沟道区之间形成存储介质ONO层，减小了晶体管操作区域对电荷存储区域的干扰，增大器件的可靠性，显著地提高存储器的数据存储时间。并且，相对于传统的SONOS型快闪存储器，具有更小的栅介质等效氧化层厚度，有利于器件尺寸的缩小。
文档编号H01L21/8247GK102544023SQ20121003449
公开日2012年7月4日 申请日期2012年2月15日 优先权日2012年2月15日
发明者崔宁, 梁仁荣, 王敬, 许军 申请人:清华大学