快闪存储器及其形成方法
【专利摘要】一种快闪存储器及其形成方法，其中所述快闪存储器包括：基底；所述基底上由下至上依次设置的隧道介质层、浮置栅极、栅间介质层和控制栅极；所述隧道介质层包括凸起，所述浮置栅极覆盖所述凸起的上表面和侧壁。本发明提供的快闪存储器具有很高的电容耦合率。
【专利说明】快闪存储器及其形成方法
【技术领域】
[0001]本发明涉及半导体领域，特别涉及到一种快闪存储器及其形成方法。
【背景技术】
[0002]快闪存储器(Flash Cell)由于具有存入的数据在断电后不会消失、存取速度快，以及可进行多次数据的存入、读取、擦除等优点，使其成为计算机和电子设备广泛应用的一种内存元件，并已成为目前最主要的非挥发性存储产品。
[0003]快闪存储器一般具有堆栈式栅极结构，包括隧道介质层、用于存储电荷的浮置栅极(Floating Gate)、栅间介质层和用于控制数据存取的控制栅极(Control Gate)。现有技术中，快闪存储器的形成方法包括:
[0004]参考图1，提供基底I，在所述基底I上由下至上依次形成介质材料层2和浮置栅极材料层3 ；
[0005]参考图2，在所述浮置栅极材料层3上形成图形化的掩膜层4，所述图形化的掩膜层4定义浮置栅极的位置；
[0006]参考图3，以所述图形化的掩膜层4为掩膜，刻蚀所述浮置栅极材料层3和所述介质材料层2，刻蚀至所述介质材料层2的下表面，分别形成浮置栅极3’和隧道介质层2’(Channel Oxide),并去除所述图形化的掩膜层4 ；
[0007]参考图4，在所述浮置栅极3’和所述基底I上形成栅间介质层5，并在所述栅间介质层5上形成控制栅极6。
[0008]形成所述栅间介质层5和所述控制栅极6后，在所述基底I上形成源极和漏极(未示出)。
[0009]编程操作时，在漏极上加第一电压，并在所述控制栅极6上施加大于所述第一电压的电压，所述控制栅极6上的电压耦合至所述浮置栅极3’，使漏极中的电子在所述控制栅极6上的电压的驱动下，穿过所述隧道介质层2’进入所述浮置栅极3’中；擦除操作时，在源极上施加第二电压，所述第二电压大于所述控制栅极6上的电压，所述浮置栅极3’中的电子在所述第二电压的驱动下，穿过所述隧道介质层2’进入源极中。
[0010]上述控制栅极6上的电压耦合至所述浮置栅极3’的参数称之为电容耦合率Cp，其中电容耦合率Cp=Crf/ (Ccf+Cfs)，其中Cci为控制栅极6与浮置栅极3’之间的电容，Cfs为浮置栅极3’与基底I之间的电容。Cfs不变时，控制栅极6和浮置栅极3’之间的正对面积越大，Ccf就越大，进而使电容耦合率Cp越大。电容耦合率Cp越大，控制栅极6上的电压耦合至所述浮置栅极3’的能力就越强，编程操作时，需施加在控制栅极6上的电压将降低，进而使快闪存储器的编程操作速度和效率大大提升。同理，在擦除操作时，需施加在源极上的第二电压也将降低，可以避免过度擦除(过度擦除指:除了先前进入浮置栅极3’的电子被吸出外，还将原本属于浮置栅极3’的电子也吸出，在浮置栅极3’中形成孔洞)的问题，还可以提高擦除操作的速度和效率。
[0011]然而，随着集成电路的集成度不断提高、器件尺寸的不断缩小，所述浮置栅极3’的尺寸已经降至次微米以下，使控制栅极6和浮置栅极3’之间的正对面积减小，进而导致电容耦合率太小，严重影响了所述快闪存储器的性能。
【发明内容】
[0012]本发明解决的问题是现有技术中，快闪存储器的电容耦合率太小。
[0013]为解决上述问题，本发明提供一种快闪存储器的形成方法，包括:提供基底；在所述基底上形成隧道介质层，所述隧道介质层包括凸起，所述凸起定义浮置栅极的位置；在所述隧道介质层上由下至上形成浮置栅极、栅间介质层和控制栅极，所述浮置栅极覆盖所述凸起的上表面和侧壁。
[0014]可选的，所述隧道介质层的形成方法包括:在所述基底上形成第一介质材料层；图形化所述第一介质材料层，图形化的第一介质材料层定义凸起的位置；在所述基底和图形化的第一介质材料层上采用淀积法或热氧化法形成第二介质材料层；图形化的第一介质材料层和第二介质材料层构成隧道介质层。
[0015]可选的，所述隧道介质层的形成方法包括:在所述基底上形成介质材料层；在所述介质材料层上形成图形化的掩膜层，所述图形化的掩膜层定义凸起的位置；以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述介质材料层，形成隧道介质层。
[0016]可选的，所述隧道介质层的形成方法包括:在所述基底上形成第一介质材料层；在所述第一介质材料层上形成具有窗口的掩膜层，所述窗口定义凸起的位置；以所述掩膜层为掩膜，在所述窗口内填充第二介质材料层，所述第二介质材料层为所述凸起；所述第一介质材料层和所述第二介质材料层构成所述隧道介质层。
[0017]可选的，在所述隧道介质层上由下至上形成浮置栅极、栅间介质层和控制栅极的方法包括:在所述隧道介质层上由下至上依次形成浮置栅极材料层、栅间介质材料层和控制栅极材料层；在所述控制栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定义浮置栅极的位置；以所述图形化的掩膜层为掩膜，刻蚀所述浮置栅极材料层、栅间介质材料层和控制栅极材料层，刻蚀至所述隧道介质层上表面，形成浮置栅极、栅间介质层和控制栅极。
[0018]可选的，在所述隧道介质层上由下至上形成浮置栅极、栅间介质层和控制栅极的方法包括:在所述隧道介质层上形成浮置栅极材料层；在所述浮置栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定义浮置栅极的位置；以所述图形化的掩膜层为掩膜，刻蚀所述浮置栅极材料层，形成浮置栅极；在所述浮置栅极上表面和侧壁，以及所述隧道介质层上表面形成栅间介质层和控制栅极。
[0019]可选的，所述隧道介质层的材料为无定形碳氮、多晶硼氮、氟硅玻璃、多孔S1CH和多孔金刚石中的一种或几种。
[0020]可选的，所述栅间介质层的材料为S12, Si3N4, HfS1N^HfO2,HfS1,HfTaO,HfT1,HfZrO, A1203> La203、ZrO2 和 LaAlO 中的一种或几种。
[0021]可选的，所述栅间介质层为三层结构，其中中间层的材料为氮化硅，其他两层的材料为氧化硅。
[0022]可选的，所述浮置栅极的材料为多晶硅；所述控制栅极的材料为多晶硅。
[0023]可选的，还包括:在所述基底上形成隧道介质层之前，在所述基底上形成源极和漏极；或者，在形成所述栅间介质层和控制栅极之后，在所述基底上形成源极和漏极。
[0024]本发明还提供一种快闪存储器，包括:基底；所述基底上由下至上依次设置的隧道介质层、浮置栅极、栅间介质层和控制栅极；所述隧道介质层包括凸起，所述浮置栅极覆盖所述凸起的上表面和侧壁。
[0025]可选的，所述栅间介质层和控制栅极位于所述浮置栅极的上表面；或者，所述栅间介质层和控制栅极位于所述浮置栅极的上表面和侧壁，以及所述隧道介质层的上表面。
[0026]可选的，所述隧道介质层的材料为无定形碳氮、多晶硼氮、氟硅玻璃、多孔S1CH和多孔金刚石中的一种或几种。
[0027]可选的，所述栅间介质层的材料为S12, Si3N4, HfS1N^HfO2,HfS1,HfTaO,HfT1,HfZrO, A1203> La203、ZrO2 和 LaAlO 中的一种或几种。
[0028]可选的，所述栅间介质层为三层结构，其中中间层的材料为氮化硅，其他两层的材料为氧化硅。
[0029]可选的，所述浮置栅极的材料为多晶硅；所述控制栅极的材料为多晶硅。
[0030]与现有技术相比，本发明的技术方案具有以下优点:
[0031]本技术方案中，所述隧道介质层具有凸起，所述凸起所在位置处的隧道介质层厚度(基底上表面至凸起上表面的距离)大于其他位置上隧道介质层的厚度。所述凸起所在位置处的隧道介质层厚度大具有以下优点:
[0032]第一，电容与极板间的间距成反比，所述凸起所在位置处的隧道介质层厚度较大，增大了所述浮置栅极与所述基底之间的间距，使浮置栅极与基底之间的电容Cfs值减小，可以提高所述快闪存储器的电容耦合率Cp，进而提高所述快闪存储器的性能，如存储、读取和擦除的操作速度和效率。
[0033]第二，所述浮置栅极覆盖所述凸起的上表面和侧壁，通过调节凸起的高度，可以使所述浮置栅极的侧壁加长。若所述栅间介质层和控制栅极形成在所述浮置栅极的上表面和侧壁，以及所述隧道介质层的上表面，所述浮置栅极的侧壁加长可以提高所述浮置栅极与所述控制栅极之间的正对面积；由于电容与极板间的正对面积呈正比，所述浮置栅极的侧壁加长可以提高控制栅极与浮置栅极之间的电容Cci，进而提高所述快闪存储器的电容耦合率Cp，使所述快闪存储器的性能，如存储、读取和擦除的操作速度和效率得到提高。
[0034]第三，如果隧道介质层过薄，存储在浮置栅极内的电子容易穿过所述隧道介质层进入基底内，导致快闪存储器的可靠性降低；本技术方案中，所述凸起所在位置处的隧道介质层厚度较大，覆盖所述凸起上表面和侧壁的浮置栅极内的电子更难穿过该部分隧道介质层而进入基底内，提高了所述快闪存储器的可靠性。
【专利附图】
【附图说明】
[0035]图1至图4是现有技术中快闪存储器形成方法的剖面结构示意图；
[0036]图5至图12是本发明第一实施例快闪存储器的形成方法的剖面结构示意图；
[0037]图13至图15是本发明第二实施例快闪存储器的形成方法的剖面结构示意图；
[0038]图16至图17是本发明第三实施例快闪存储器的形成方法的剖面结构示意图；
[0039]图18至图19是本发明第四实施例快闪存储器的形成方法的剖面结构示意图。
【具体实施方式】
[0040]现有技术中，由于集成电路的集成度不断提高、器件尺寸的不断缩小，所述浮置栅极3’的尺寸已经降至次微米以下，使控制栅极6和浮置栅极3’之间的叠合面积太小，进而导致电容耦合率太小，严重降低了所述快闪存储器的操作速度和效率。为了解决所述问题，本发明提供了一种快闪存储器及其形成方法，所述快闪存储器具有很高的电容耦合率。
[0041]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0042]第一实施例
[0043]本实施例提供一种快闪存储器的形成方法，包括:
[0044]参考图5，提供基底110，在所述基底110上形成第一介质材料层120。
[0045]在具体实施例中，形成所述第一介质材料层120的方法为化学气相沉积、物理气相沉积或原子层沉积。
[0046]在具体实施例中,所述第一介质材料层120的材料为低k材料,如无定形碳氮、多晶硼氮、氟硅玻璃、多孔S1CH和多孔金刚石中的一种或几种。也可以采用热氧化法使所述基底110上表面被氧化，形成的氧化层作为第一介质材料层120。
[0047]在具体实施例中，形成第一介质材料层120前，还包括在所述基底110内形成源极S和漏极D (未示出)。
[0048]所述基底110的材料可以为娃、娃锗、绝缘体上娃(silicon on insulator,简称SOI)等常规的半导体材料。所述基底110还可以根据需要掺杂形成P型或η型基底。
[0049]参考图6，在所述第一介质材料层120上形成图形化的掩膜层101，所述图形化的掩膜层101定义凸起的位置，所述凸起定义浮置栅极的位置。
[0050]参考图7，以所述图形化的掩膜层101为掩膜，刻蚀所述第一介质材料层120至基底110上表面，形成图形化的第一介质材料层121，并去除所述图形化的掩膜层101。
[0051]刻蚀所述第一介质材料层120的方法可以为干法刻蚀或者湿法刻蚀，刻蚀所述第一介质材料层120时，所述第一介质材料层120与所述基底110之间具有较高的刻蚀选择t匕，以保证刻蚀可以停止于所述基底110的上表面。
[0052]参考图8，在所述基底110和图形化的第一介质材料层121上使用淀积法或热氧化法形成第二介质材料层122 ;图形化的第一介质材料层121和第二介质材料层122构成隧道介质层123，所述隧道介质层123在图形化的第一介质材料层121对应的位置上形成凸起102。
[0053]形成在图形化的第一介质材料层121上表面的第二介质材料层122的高度高于形成在所述基底110上表面的第二介质材料层122的高度，所以所述隧道介质层123的上表面不平坦，在图形化的第一介质材料层121对应的位置上形成凸起102。其中所述凸起102是指隧道介质层123中高度较高的部分，即图8所示，隧道介质层123中虚线以上的部分。
[0054]淀积形成第二介质材料层122的方法可以为化学气相沉积、物理气相沉积或本领域所熟知的其他方法。也可以采用热氧化法使所述基底110上表面被氧化，形成的氧化层作为第二介质材料层122。
[0055]在具体实施例中，所述第二介质材料层122的材料可以为低k材料，如无定形碳氮、多晶硼氮、氟硅玻璃、多孔S1CH和多孔金刚石中的一种或几种。
[0056]由于电容与介质层的介电常数成正比，若构成所述隧道介质层123的图形化的第一介质材料层121和第二介质材料层122的材料都为低k材料，可以降低浮置栅极和基底110之间的电容值Cfs，进而提高所述快闪存储器的电容耦合率Cp，使所述快闪存储器的性能，如存储、读取和擦除的操作速度和效率得到提高。
[0057]在具体实施例中，所述第二介质材料层122的材料可以与所述第一介质材料层120的材料相同。
[0058]参考图8，图形化的第一介质材料层121的厚度和所述第二介质材料层122的厚度之和为H。
[0059]参考图9，在所述隧道介质层123上淀积浮置栅极材料层130。
[0060]由于浮置栅极材料层130的厚度远大于所述隧道介质层123的厚度，所以，所述浮置栅极材料层130的上表面基本变得平坦。
[0061]淀积形成浮置栅极材料层130的方法可以为化学气相沉积、物理气相沉积或本领域所熟知的其他方法。
[0062]所述浮置栅极材料层130的材料为多晶硅或本领域所熟知的其他材料。
[0063]参考图10，在所述浮置栅极材料层130上由下至上依次形成栅间介质材料层140和控制栅极材料层150。
[0064]形成栅间介质材料层140和控制栅极材料层150的方法可以为化学气相沉积、物理气相沉积或本领域所熟知的其他方法。
[0065]在具体实施例中，所述栅间介质材料层140的材料为高k材料，如HfS1N、HfO2,HfSi0、HfTa0、HfTi0、HfZr0、Al203、La203、Zr02、和 LaAlO 中的一种或几种。
[0066]所述栅间介质层140的材料为高k材料，可以提高所述浮置栅极与控制栅极之间的电容Crf值，进而提高所述快闪存储器的电容耦合率cp，使所述快闪存储器的性能，如存储、读取和擦除的操作速度和效率得到提高。
[0067]所述栅间介质材料层140的材料也可以为S12或Si3N4。
[0068]在其他实施例中，所述栅间介质层140为三层结构，其中中间层的材料为氮化硅，其他两层的材料为氧化硅。
[0069]在具体实施例中，所述控制栅极150的材料为多晶硅，或为本领域所熟知的其他材料。
[0070]参考图11，在所述控制栅极材料层150上形成图形化的掩膜层103，所述图形化的掩膜层103定义浮置栅极的位置。
[0071]由于要使浮置栅极覆盖所述凸起102的上表面和侧壁，所以所述图形化的掩膜层103必须位于所述凸起102的正上方，且所述图形化的掩膜层103的宽度应大于所述凸起102的宽度。
[0072]参考图12，以所述图形化的掩膜层103为掩膜，刻蚀所述浮置栅极材料层130、所述栅间介质材料层140和所述控制栅极材料层150，刻蚀至所述隧道介质层123上表面，形成浮置栅极131、栅间介质层141和控制栅极151。然后去除所述图形化的掩膜层103。
[0073]上述实施例中，形成源极S和漏极D的步骤在形成所述第一介质材料层120之前。在其他实施例中，也可以在形成浮置栅极131、栅间介质层141和控制栅极151之后，再形成源极S和漏极D。
[0074]本技术方案提供的快闪存储器具有以下优点:
[0075]形成于所述凸起102上表面的浮置栅极131与所述基底110之间的间距为所述凸起102上表面至所述基底110上表面的间距，即为图形化的第一介质材料层121的厚度和所述第二介质材料层122的厚度之和H (参考图8)。这种设计增加了所述浮置栅极131与所述基底110之间的间距。由于电容与极板之间的间距成反比，所以增加了所述浮置栅极131与所述基底110之间的间距，使所述浮置栅极131与所述基底110之间的电容Cfs减小，提高了所述快闪存储器的电容耦合率Cp，进而提高了所述快闪存储器的性能，如存储、读取和擦除的操作速度和效率。
[0076]进一步，如果隧道介质层123过薄，存储在浮置栅极131内的电子容易穿过所述隧道介质层123进入基底110内，导致快闪存储器中存储的信息发生变化，降低了快闪存储器的可靠性；本技术方案中，所述凸起102所在位置处的隧道介质层123厚度较大，覆盖所述凸起102的浮置栅极131内的电子更难穿过该部分隧道介质层123而进入基底110内，提高了所述快闪存储器的可靠性。
[0077]第二实施例
[0078]本实施例与第一实施例的区别在于:
[0079]参考图13，在所述隧道介质层123上淀积浮置栅极材料层130后，在所述浮置栅极材料层130上形成图形化的掩膜层104，所述图形化的掩膜层104定义浮置栅极的位置。
[0080]由于要使浮置栅极覆盖所述凸起102的上表面和侧壁，所以所述图形化的掩膜层104必须位于所述凸起102的正上方，且所述图形化的掩膜层104的宽度应大于所述凸起102的宽度。
[0081]参考图14，以所述图形化的掩膜层104为掩膜，刻蚀所述浮置栅极材料层130，刻蚀至所述隧道介质层123上表面，形成浮置栅极131。形成浮置栅极131后，去除所述图形化的掩膜层104。
[0082]参考图15，在所述浮置栅极131的上表面和侧壁，以及所述隧道介质层123的上表面形成栅间介质层141和控制栅极151。
[0083]在本实施例中，多个相邻的快闪存储器共用同一控制栅极151，即形成所述浮置栅极131后，只需在所述浮置栅极131和隧道介质层123上形成栅间介质材料层，并在所述栅间介质材料层上形成控制栅极材料层，其中所述栅间介质材料层即为栅间介质141，所述控制栅极材料层即为控制栅极151，无需再图形化栅间介质材料层和控制栅极材料层。
[0084]在具体实施例中，相邻两快闪存储器之间还形成有浅沟槽隔离结构。此时，栅间介质层141和控制栅极151的形成方法为:
[0085]在所述浮置栅极131的上表面和侧壁，以及所述隧道介质层123的上表面形成栅间介质材料层；
[0086]形成所述栅间介质材料层后，在相邻两快闪存储器之间形成浅沟槽隔离结构；
[0087]在所述栅间介质材料层和所述浅沟槽隔离结构上形成控制栅极材料层；形成浅沟槽隔离结构后，所述栅间介质材料层为栅间介质141，所述控制栅极材料层为控制栅极151，无需再图形化栅间介质材料层和控制栅极材料层。
[0088]由于所述控制栅极151的厚度很大，所以在所述控制栅极151上基本平坦。
[0089]由于栅间介质层141和控制栅极151形成在所述浮置栅极131的上表面和侧壁上，以及所述隧道介质层123的上表面上，所以控制栅极151与所述浮置栅极131的侧壁也具有正对面积。因为所述浮置栅极131覆盖所述凸起102的侧壁和上表面，通过调节凸起102的高度，可以使所述浮置栅极131的侧壁加长，提高所述浮置栅极131与所述控制栅极151之间的正对面积。由于电容与极板间的正对面积呈正比，进而可以提高所述浮置栅极131与所述控制栅极151之间的电容Cci，进而提高所述快闪存储器的电容耦合率Cp，使所述快闪存储器的性能，如存储、读取和擦除的操作速度和效率得到提高。
[0090]第三实施例
[0091]第三实施例与第一实施例的区别在于，形成所述隧道介质层的方法不同。
[0092]第三实施例中，形成所述隧道介质层的方法为:
[0093]参考图16,在所述基底110上形成第一介质材料层120 ;在所述第一介质材料层120上形成图形化的掩膜层101，所述图形化的掩膜层101定义凸起的位置。
[0094]在具体实施例中，本实施例中的第一介质材料层120厚度等于第一实施例中第一介质材料层120和第二介质材料层层122的厚度之和。
[0095]本步骤可以参考第一实施例的相关步骤。
[0096]参考图17，以所述图形化的掩膜层101为掩膜，刻蚀部分厚度的所述第一介质材料层120，形成隧道介质层123。
[0097]该步骤中需要严格控制刻蚀所述第一介质材料层120的厚度，以得到所需图形的隧道介质层123。
[0098]其中凸起102形成在所述图形化的掩膜层101的位置下方。
[0099]其他内容参考第一实施例。
[0100]第四实施例
[0101]第四实施例与第一实施例的区别在于，形成所述隧道介质层的方法不同。
[0102]第四实施例中，形成所述隧道介质层的方法为:
[0103]参考图18，在所述基底110上形成第一介质材料层120，并在所述第一介质材料层120上形成具有窗口 105的掩膜层，所述窗口 105定义凸起的位置。
[0104]参考图19，在所述窗口 105内填充第二介质材料层，并去除所述掩膜层。所述第二介质材料层为所述凸起102。
[0105]所述凸起102和所述第一介质材料层120构成所述隧道介质层123。
[0106]在具体实施例中，形成凸起102的方法为化学气相沉积、物理气相沉积或外延生长法。也可以为本领域所熟知的其他方法。
[0107]其他内容参考第一实施例。
[0108]第五实施例
[0109]本发明还提供一种快闪存储器，参照图12，在具体实施例中，快闪存储器，包括:
[0110]基底110;
[0111]所述基底110上由下至上依次设置的隧道介质层123、浮置栅极131、栅间介质层141和控制栅极151 ；
[0112]所述隧道介质层123具有凸起102，所述凸起102定义浮置栅极131的位置；
[0113]所述浮置栅极131覆盖所述凸起102的侧壁和上表面。
[0114]在具体实施例中，所述栅间介质层141和控制栅极151形成在所述浮置栅极131的上表面。
[0115]参考图15，在其他实施例中，所述栅间介质层141和控制栅极151形成在所述浮置栅极的上表面和侧壁，以及所述隧道介质层123的上表面。
[0116]本实施例的其他材料和结构信息请参考第一实施例。
[0117]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种快闪存储器的形成方法，其特征在于，包括: 提供基底； 在所述基底上形成隧道介质层，所述隧道介质层包括凸起，所述凸起定义浮置栅极的位置； 在所述隧道介质层上由下至上依次形成浮置栅极、栅间介质层和控制栅极，所述浮置栅极覆盖所述凸起的上表面和侧壁。
2.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述隧道介质层的形成方法包括: 在所述基底上形成第一介质材料层； 图形化所述第一介质材料层，图形化的第一介质材料层定义凸起的位置； 在所述基底和图形化的第一介质材料层上采用淀积法或热氧化法形成第二介质材料层； 图形化的第一介质材料层和第二介质材料层构成隧道介质层。
3.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述隧道介质层的形成方法包括: 在所述基底上形成介质材料层； 在所述介质材料层上形成图形化的掩膜层，所述图形化的掩膜层定义凸起的位置； 以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述介质材料层，形成隧道介质层。
4.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述隧道介质层的形成方法包括: 在所述基底上形成第一介质材料层； 在所述第一介质材料层上形成具有窗口的掩膜层，所述窗口定义凸起的位置； 以所述掩膜层为掩膜，在所述窗口内填充第二介质材料层，所述第二介质材料层为所述凸起； 所述第一介质材料层和所述第二介质材料层构成所述隧道介质层。
5.如权利要求1所述的快闪存储器的形成方法，其特征在于，在所述隧道介质层上由下至上依次形成浮置栅极、栅间介质层和控制栅极的方法包括: 在所述隧道介质层上由下至上依次形成浮置栅极材料层、栅间介质材料层和控制栅极材料层； 在所述控制栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定义浮置栅极的位置； 以所述图形化的掩膜层为掩膜，刻蚀所述浮置栅极材料层、栅间介质材料层和控制栅极材料层，刻蚀至所述隧道介质层上表面，形成浮置栅极、栅间介质层和控制栅极。
6.如权利要求1所述的快闪存储器的形成方法，其特征在于，在所述隧道介质层上由下至上依次形成浮置栅极、栅间介质层和控制栅极的方法包括: 在所述隧道介质层上形成浮置栅极材料层； 在所述浮置栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定义浮置栅极的位置； 以所述图形化的掩膜层为掩膜，刻蚀所述浮置栅极材料层，形成浮置栅极；在所述浮置栅极上表面和侧壁，以及所述隧道介质层上表面形成栅间介质层和控制栅极。
7.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述隧道介质层的材料为无定形碳氮、多晶硼氮、氟硅玻璃、多孔S1CH和多孔金刚石中的一种或几种。
8.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述栅间介质层的材料为 S12, Si3N4, HfS1N, HfO2, HfS1, HfTaO, HfT1, HfZrO, Al2O3' La2O3' ZrO2 和 LaAlO 中的一种或几种。
9.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述栅间介质层为三层结构，其中中间层的材料为氮化硅，其他两层的材料为氧化硅。
10.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述浮置栅极的材料为多晶娃; 所述控制栅极的材料为多晶硅。
11.如权利要求1所述的快闪存储器的形成方法，其特征在于，还包括:在所述基底上形成隧道介质层之前，在所述基底上形成源极和漏极； 或者，在形成所述栅间介质层和控制栅极之后，在所述基底上形成源极和漏极。
12.—种快闪存储器，包括: 基底； 所述基底上由下至上依次设置的隧道介质层、浮置栅极、栅间介质层和控制栅极； 其特征在于，所述隧道介质层包括凸起，所述浮置栅极覆盖所述凸起的上表面和侧壁。
13.如权利要求12所述的快闪存储器，其特征在于，所述栅间介质层和控制栅极位于所述浮置栅极的上表面； 或者，所述栅间介质层和控制栅极位于所述浮置栅极的上表面和侧壁，以及所述隧道介质层的上表面。
14.如权利要求12所述的快闪存储器，其特征在于，所述隧道介质层的材料为无定形碳氮、多晶硼氮、氟硅玻璃、多孔S1CH和多孔金刚石中的一种或几种。
15.如权利要求12所述的快闪存储器，其特征在于，所述栅间介质层的材料为S12,Si3N4, HfS1N, HfO2, HfS1, HfTaO, HfT1, HfZrO, A1203、La203、ZrO2 和 LaAlO 中的一种或几种。
16.如权利要求12所述的快闪存储器，其特征在于，所述栅间介质层为三层结构，其中中间层的材料为氮化硅，其他两层的材料为氧化硅。
17.如权利要求12所述的快闪存储器，其特征在于，所述浮置栅极的材料为多晶硅； 所述控制栅极的材料为多晶硅。
【文档编号】H01L27/115GK104299944SQ201310298080
【公开日】2015年1月21日 申请日期:2013年7月16日 优先权日:2013年7月16日
【发明者】孙光宇, 宋化龙 申请人:中芯国际集成电路制造(上海)有限公司