快闪存储器及其制造方法

专利名称：快闪存储器及其制造方法
技术领域：
本发明涉及一种快闪存储器及其制造方法；更特別地，涉及一种与 NAND快闪存储器的单元阵列相关的快闪存储器及其制造方法。
背景技术：
NAND快闪存储器的存储单元阵列包括串结构(string structure )。该串 结构包括漏极选择晶体管，其中漏极连接至位元线(bit line);源极选择 晶体管，其中源极连接至公共源极线；以及多个存储单元，串联连接于该漏 极选择晶体管与该源极选择晶体管之间。多个串结构电隔离且并联耦接。通 过并联连接漏极选择晶体管的栅极形成漏极选择线，通过并联连接源极选择 晶体管的栅极形成源极选择线，通过并联连接存储单元的栅极形成字元线 (wordline)。串结构还沿垂直方向彼此连接。换句话说， 一串结构中的漏 极选择晶体管的漏极连接至另 一 串结构的漏极选择晶体管的漏极， 一 串结构 的源极选择晶体管的源极连接至另 一 串结构的源极选择晶体管的源极。
图l是布局图，示出传统NAND快闪存储器的单元区域中的有源区域 和隔离区域。如上所述，串结构沿垂直方向彼此连接且沿水平方向通过隔离 结构以并行方式彼此隔离。因此，有源区域101和隔离区域102纵向地以并 行方式布置在NAND快闪存储器的单元区域中。
图2是示出在有源区域的半导体基板上产生位4普(dislocation) 104处的 照片。
参考

图1及图2，隔离区域102沿一方向纵向延伸，在隔离区域102中 形成隔离结构103。因为隔离区域102沿一方向纵向延伸，所以隔离结构103 亦沿相同方向延伸。通常，在形成隔离结构103的工艺中，以绝缘材料填充 沟槽(trench)。因此，该工艺4吏得应力施加至半导体基板的有源区域101。 当隔离结构103沿一方向延伸时，相同应力以大面积施加至有源区域101， 在有源区域101的区域产生位4普104。在有源区域101中的位4t 104造成电 流泄漏及其它不期望的特性。因此，位错不利地影响快闪存储器的操作特性(例如编程操作、抹除操作及读取操作)。

发明内容
本发明的实施例驱散通过隔离结构施加至有源区域的应力，藉以改善快 闪存储器的操作特性。
依据本发明 一实施例的快闪存储器包括半导体基板，该半导体基板包括 以彼此平行方式交替布置的第一有源区域及隔离区域、以及使该第一有源区 域彼此连接的第二有源区域。在该隔离区域上形成隔离结构。形成漏极选择 线、字元线及源极选择线，使得该漏极选择线、字元线及源极选择线与该第 一有源区域相交。在漏极选择线与相邻字元线之间、在相邻的字元线之间、 以及在源极选择线与相邻字元线之间的第一有源区域上形成结区域。在相邻 的漏极选择线之间的第 一有源区域上形成漏极。在相邻源极选择线之间的第 一有源区域及第二有源区域上形成公共源极。
在本发明的实施例中，每个第二有源区域具有与每个第一有源区域的宽 度基本相同或者小于每个第一有源区域的宽度的3倍的宽度是合意的。所述 源极选择线之间的距离与每个第二有源区域的宽度基本相同或者小于每个
第二有源区域的宽度的io倍也是合意的。
依据本发明另 一实施例的快闪存储器包括在有源区域之间的半导体基 板上形成的第一沟槽，该第一沟槽沿一方向定义。第二沟槽形成在有源区域 上且将第一沟槽彼此连接。在第一沟槽中形成隔离结构。形成漏极选择线、 字元线及源极选择线，以便使该漏极选择线、字元线及源极选择线与该有源 区域相交。在漏极选择线与相邻字元线之间、在相邻字元线之间、以及在源 极选择线与相邻字元线之间的有源区域上形成结区域。在相邻漏极选择线之 间的有源区域上形成漏极。在相邻源极选择线之间的第一沟槽及第二沟槽的 侧壁及底表面上形成公共源极。
在上面的实施例中，优选每个第一沟槽具有小于相邻源极选择线之间的 距离的宽度。优选每个第二沟槽具有大致上相同于该有源区域的宽度或者小
于该有源区域的宽度的3倍的宽度。该源极选择线之间的距离大致上相同于 每个第二沟槽的宽度或者小于每个第二沟槽的宽度的10倍也是合意的。
一种依据本发明 一 实施例制造快闪存储器的方法包括提供半导体基板， 该半导体基板包括以彼此平行方式交替布置的第 一有源区域及隔离区域、以 及使该第一有源区域彼此连接的第二有源区域。在该半导体基板上形成穿隧 绝缘层、电荷储存层及隔离掩模。蚀刻该隔离掩模、该电荷储存层、该穿隧 绝缘层及该半导体基板以在每个隔离区域上形成沟槽。在每个隔离区域的沟 槽上形成隔离结构。在包括该隔离结构的结构上依序形成介电层、用于控制 栅极的导电层及硬掩模。图案化该硬掩模、该用于控制栅极的导电层、该介 电层及该电荷储存层以形成与每个第 一有源区域相交的漏极选择线、字元线 及源极选择线。经由离子注入工艺在该第一有源区域上形成结区域。在相邻 源极选4奪线之间的第 一有源区域及第二有源区域上形成公共源极。
在上面的方法中，每个第二有源区域具有与每个第 一有源区域的宽度基 本相同或者小于每个第一有源区域的宽度的3倍的宽度是合意的。该源极选 择线之间的距离与该第二有源区域的宽度基本相同或者小于该第二有源区 域的宽度的10倍也是合意的。
一种依据本发明另 一 实施例制造快闪存储器的方法包括在半导体基板 上形成穿隧绝缘层、电荷储存层及隔离掩模。蚀刻该隔离掩模、该电荷储存 层、该穿隧绝缘层及该半导体基板以在隔离区域上形成第一沟槽，且在有源 区域的一部分上形成第二沟槽以便使该第一沟槽彼此连接。在每个第一沟槽 及每个第二沟槽中形成隔离结构。在包括该隔离结构的结构上依序形成介电
层、用于控制栅极的导电层、及硬掩模。图案化该硬掩模、该用于控制栅极 的导电层、该介电层及该电荷储存层以形成与该有源区域相交的漏极选择 线、字元线、及源极选择线。在包括该字元线的结构上形成层间绝缘层。在 该层间绝缘层上形成接触孔以暴露在相邻源极选择线之间的 一 区域。从该第 二沟槽的上侧移除经由该接触孔所暴露的隔离结构。在相邻源极选择线之间 的第一沟槽及第二沟槽的侧壁及底表面上形成公共源极。
在上面的方法中，优选该第二沟槽具有与该有源区域的宽度基本相同或
者小于该有源区域的宽度的3倍的宽度。也优选相邻源极选择线之间的距离 与该第二沟槽的宽度基本相同或者小于该第二沟槽的宽度的10倍。该方法 可以进一步包括在形成该层间绝缘层之前，实施离子注入工艺以在相邻漏极 选择线之间、在相邻字元线之间、及在相邻源极选择线之间的半导体基板上 形成结区域。另外，该方法可以进一步包括在形成该层间绝缘层之前，在该 漏极选择线、该字元线、及该源极选择线的侧壁上形成间隔物。
本发明的上述和其他目的、特征和优点将从下面结合附图对优选实施例
的描述变得显然，附图中
图l是布局图，示出传统NAND快闪存储器的单元区域中的有源区域 及隔离区域；
图2是示出半导体基板的有源区域中产生位错处的照片； 图.3是依据本发明一实施例的快闪存储器的布局图； 图4A至4C是沿图3的线A-A'及线B-B'取得的剖面图； 图5是依据本发明另一实施例的快闪存储器的布局图；以及 图6A至6F是沿图5的线A-A'及线B-B'的剖面图。
具体实施例方式
将参考附图详细描述本发明的实施例。然而，本发明并非局限于下面所 述的实施例，而可以以各种配置来实现。实施例公开本发明的示例。本领域 技术人员参考所附权利要求书将意识到本发明的完整范围。
在下面的描述中，"在半导体基板上有一层或另一层"的表述意味着一 层或另一层可以直接接触该半导体基板或者第三层可以设置在该两层之间。 另夕卜，为了提供对说明书的较佳理解，在图中夸大地示出每层的厚度和尺寸。 此外，在附图中相同的附图标记表示相同的元件。
图3是依据本发明一实施例的快闪存储器的布局图。NAND快闪存储器 的单元阵列包括隔离区域304和有源区域300a。在每个隔离区域上形成沟槽 或隔离结构305。隔离区域304和有源区域300a交替布置成彼此平行。通常， 隔离区域和有源区域布置得平行于位元线的方向。形成漏极选择线DSL和 源极选择线SSL,使得漏极选择线和源极选择线与有源区域300a相交。在 漏极选择线DSL与源极选择线SSL之间形成多条字元线WLO-WLn。在相 邻的选择线(DSL、 SSL)之间、字元线与相邻选择线之间、以及相邻的字 元线之间的每个有源区域300a上形成结区域。在相邻的漏极选择线DSL之 间形成的结区域变成漏极，在漏极上形成漏极接触插塞DCT。在相邻的源极 选择线SSL之间形成的结区域变成公共源极CS，在公共源极CS上形成源 极接触线SCT。
隔离结构不形成在相邻源极选择线SSL之间。在相邻源极选择线SSL
之间结区域彼此连接。换句话说，有源区域300a不被源极选择线SSL中断。 更确切地说，有源区域300a彼此连接且纵向延伸。杂质注入到相邻源极选 择线SSL之间的有源区域300a中，从而彼此平行地形成源极选择线SSL和 公共源极CS。在相邻源极选择线SSL之间纵向延伸的有源区域300a的宽度 基本等于或大于与选择线DSL或SSL或者字元线(例如WLO )交叉的有源 区域的宽度且小于与选择线DSL或SSL或者字元线(例如WLO )交叉的有 源区域的宽度的三倍。相邻源极选择线SSL之间的距离可以基本等于或大于 在相邻源极选择线SSL之间纵向延伸的有源区域300a的宽度且小于在相邻 源极选择线SSL之间纵向延伸的有源区域300a的宽度的10倍。
于是，在形成公共源极CS的每个区域处中断隔离区域304。因此，通 过分开隔离区域304驱散在有源区域300a上施加的应力，由此防止在有源 区域300a中产生位错。
图4A至4C是沿图3的线A-A'和线B-B'的剖面图。
参考图3和图4A，在半导体基板300上依序形成穿隧绝缘层301、电荷 储存层302和隔离掩模303。隔离掩模303形成得具有暴露隔离区域304的 图案。隔离掩模303可具有包括緩沖氧化物层、氮化物层和防反射层的堆迭 结构。随后，使用蚀刻工艺蚀刻隔离区域304的电荷储存层302、穿隧绝缘 层301和半导体基板300，其中隔离掩模303设置为蚀刻掩模。在隔离区域 304中形成沟槽，未形成沟槽的区域^L为有源区域300a。沟槽304和有源区 域300a交替布置得彼此平行。在稍后形成公共源极CS的区域中有源区域 300a彼此连接。换句话说，在稍后形成公共源极CS的区域中没有形成沟槽。 作为上述结构的结果，在相邻的源极选择线SSL之间所有的有源区域300a 彼此连接，通过连接的有源区域300a不连续地形成沟槽304。
参考图3和图4B,依序形成介电层306、用于控制栅极(control gate ) 的导电层307和硬掩才莫308。然后，利用硬掩模308通过蚀刻工艺蚀刻用于 控制栅极的导电层307、介电层306和电荷储存层302。由此形成漏极选择 线DSL、源极选择线SSL和字元线WLO-WLn。在相邻的源极选择线SSL 之间不暴露沟槽;仅暴露有源区域300a。
应使包括在漏极选择线DSL和源极选择线SSL中的电荷储存层302及 用于控制栅极的导电层307彼此连接。因此，在形成用于控制栅极的导电层 307之前，可以蚀刻其上形成选择线DSL和SSL的区域上的介电层。这样，在选择线DSL和SSL上仅保留介电层306的一部分，或者移除介电层306。
参考图3和图4C,通过实施离子注入工艺形成结区域309。在相邻的选 择线DSL、 SSL之间和相邻的字元线WL0-WLn之间形成结区域309。在相 邻的漏极选择线DSL之间设置的结区域变成漏极。漏极通过隔离结构彼此 隔离。在相邻的源极选择线SSL之间设置的结区域变成公共源极CS。因为 结区域309在相邻的源极选4奪线SSL之间连续地连接，所以公共源极CS亦 被连续地形成且平行于源极选择线SSL。
实施传统工艺以在公共源极CS上形成源极接触线SCT且在相邻的漏极 选择线DSL之间的漏极上形成漏极接触插塞DCT。
在上面的结构中，因为有源区域300a在相邻源极选择线SSL之间彼此 连接，所以当在相邻源极选择线SSL之间的区域上形成隔离结构时，可驱散 施加在有源区域上的应力。
图5是依据本发明另 一实施例的快闪存储器的布局图。NAND快闪存储 器的单元阵列包括隔离区域604和有源区域600a。沟槽或隔离结构605形成 在每个隔离区域上。隔离区域604和有源区域600a交替布置得彼此平行。 隔离区域604和有源区域600a平行于位元线的方向。形成漏才及选择线DSL 和源极选择线SSL，使得漏极选择线和源极选择线与有源区域600a相交。 在漏极选择线DSL与源极选择线SSL之间形成多条字元线WLO-WLn。在 相邻的选择线DSL、 SSL之间、在字元线与相邻选择线之间、以及在相邻的 字元线之间的每个有源区域300a上形成结区域。在相邻的漏极选择线DSL 之间形成的结区域变成漏极，在漏极上形成漏极接触插塞DCT。在相邻的源 极选择线SSL之间形成的结区域变成公共源极CS,在公共源极CS上形成 源极接触线SCT。
图3示出在其上形成公共源极的区域中结区域彼此连接。然而，图5示 出在其上形成公共源极CS的区域(下文称为"公共源极区域")上沟槽彼此 连接，在沟槽中形成隔离结构605。换句话说，纵向平行于源极选择线SSL 且在相邻源极选择线SSL之间连续形成隔离结构605。移除在相邻源极选裤， 线SSL之间的公共源极区域上形成的隔离结构，当隔离结构被移除时，暴露 沟槽的侧壁和底表面。通过离子注入工艺在沟槽的暴露侧壁及底表面上形成 公共源极CS。接着，如图3所示，公共源极CS形成得平行于源极选择线 SSL且在相邻源极选择线SSL之间。在相邻源极选择线SSL之间且与其平
行地形成的沟槽的宽度基本等于或大于与选择线(DSL或SSL)或字元线交 叉的有源区域的宽度。在另一情况中，在相邻源极选择线SSL之间且与其平 行地形成的沟槽的宽度小于与选择线(DSL或SSL)或字元线交叉的有源区 域的宽度的3倍。相邻源极选择线SSL之间的距离等于或大于在相邻源极选 择线SSL之间形成的沟槽的宽度是合意的。相邻源极选择线SSL之间的距 离小于在相邻源极选择线SSL之间形成的沟槽的宽度的IO倍也是合意的。
如上所述，移除相邻的源极选择线SSL之间形成的隔离结构605。于是， 当沉积绝缘材料以形成隔离结构605时，施加在有源区域600a上的应力被 驱散。因此，可防止在有源区域600a中产生位错。
图6A至图6F是沿图5的线A-A'及线B-B'的剖面图。
参考图5及图6A，在半导体基板600上依序形成穿隧绝缘层601、电荷 储存层602和隔离掩模603。隔离掩模603形成为暴露隔离区域的图案。隔 离掩模603可具有包括緩冲氧化物层、氮化物层个防反射层的堆迭结构。使 用隔离掩模603做为蚀刻掩模，通过蚀刻工艺蚀刻隔离区域的电荷储存层 602、穿隧绝缘层601和半导体基板600。在隔离区域604中形成沟槽。其上 未形成沟槽的区域-现为有源区域600a。沟槽604及有源区域600a交替布置 得彼此平行。沟槽604在公共源极区域中彼此连接。换句话说，在相邻的源 极选择线SSL之间纵向连续形成沟槽。通过沟槽604不连续形成有源区域 600a,其中如上所述，沟槽604纵向地形成于相邻的源极选择线SSL之间。 虽然图中未示出，但是优选地沟槽604的宽度小于源极选择线SSL的宽度(亦 即公共源极区域的宽度)。图6A示出沟槽604具有窄的宽度。
参考图5及图6B，依序形成介电层606、用于控制栅极的导电层607 和硬掩模608。然后利用硬掩模608，通过蚀刻工艺蚀刻用于控制栅极的导 电层607、介电层606和电荷储存层602。由此形成漏极选择线DSL、源极 选择线SSL及字元线WLO-WLn。在相邻的源极选择线SSL之间暴露隔离结 构605。如果沟槽604比相邻源极选择线SSL之间的距离窄(如图6A所示)， 则在源极选择线SSL之间暴露半导体基板600的一部分。
包括在漏极选择线DSL及源极选择线SSL中的电荷储存层602及用于 控制栅极的导电层607应彼此连接。于是，在形成用于控制栅极的导电层607 之前，可以蚀刻介电层的要形成选择线DSL及SSL的区域。因此，在选择 线DSL及SSL上只保留介电层606的一部分，或者移除介电层606。
参考图5及图6C,通过实施离子注入工艺形成结区域609。在相邻的选 择线DSL、 SSL之间和在相邻的字元线WL0-WLn之间形成结区域609。在 相邻漏极选择线DSL之间设置的结区域变成漏极，通过隔离结构使漏极彼 此隔离。还在源极选择线SSL与隔离结构605之间的半导体基板600上形成 结区域609，且在源极选择线SSL与隔离结构605之间形成的结区域609变 成公共源极CS的 一部分。
在选择线DSL、 SSL及字元线WL0-WLn的侧壁上形成间隔物610。当 在选择线DSL、 SSL之间的侧壁上形成间隔物时，以间隔物610填充字元线 WLO-WLn之间的空间。间隔物610可以与隔离结构605交迭；然而，优选 形成间隔物而不使间隔物与隔离结构605交迭。
参考图5及图6D,在一结构上形成层间绝缘层611。通过蚀刻层间绝缘 层611的一部分来形成接触孔612，以暴露相邻源极选择线SSL之间的区域。 因而，暴露隔离结构605。因为当蚀刻层间绝缘层611以形成接触孔612时 产生对准误差且可能因该对准误差而暴露源极选择线SSL的侧壁，所以优选 使用具有与构成层间绝缘层611的物质的蚀刻选择比不同的蚀刻选择比的物 质形成将要形成在源极选择线SSL的侧壁上的间隔物610。
参考图5及图6E,移除通过接触孔612暴露的隔离结构605，藉以形成 沟槽613。移除源极选择线SSL之间的隔离结构605,暴露沟槽613的侧壁 及底表面。通过离子注入工艺将像硼(B)或砷(As)的五价杂质注入到沟 槽613的侧壁及底表面中以形成公共源极CS。虽然垂直地注入杂质以便只 在沟槽613的底表面形成公共源极CS，但是因为在随后工艺中将以导电材 料填充沟槽613以形成接触线，所以上面结构不会构成问题。优选地杂质注 入在沟槽613的底表面及侧壁。于是，为了在沟槽613的侧壁上注入杂质， 通过倾斜的离子注入工艺来注入杂质。在源极选择线SSL之间的区域的隔离 区域中，暴露沟槽613侧壁上的隔离结构605且通过底表面暴露半导体基板 600。因而，公共源极CS形成在沟道613的底表面上。类似于源极选择线 SSL,在相邻的源极选4奪线SSL之间纵向连续形成公共源极CS。
参考图5及图6F，用导电物质填充沟槽613以在公共源极CS上形成源 极接触线SCT。实施传统工艺以在相邻漏极选择线DSL之间的每个漏极上 形成漏极接触插塞DCT。
如上所述，本发明驱散通过隔离结构而施加在有源区域上的应力，藉以 改善快闪存储器的操作特性。
虽然已以较佳实施例具体地描述本发明的技术精神，但是本发明的范围 并非局限于所述特定实施例，而应该是以所附权利要求书来解释。再者，本 领域技术人员应该了解到在不脱离本发明的范围内可对本发明实施各种变 更及^f奮改。
本申请要求2006年10月31日提交的韩国专利申请10-2006-106428的 优先权，在此引入其全部内容作为参考。
权利要求
1.一种快闪存储器，包括半导体基板，包括以彼此平行方式交替布置的第一有源区域和隔离区域、以及将该第一有源区域彼此连接的第二有源区域；隔离结构，形成于该隔离区域上；漏极选择线、字元线，及源极选择线，形成得使该漏极选择线、该字元线、及该源极选择线与该第一有源区域相交，其中在一条漏极选择线与一条源极选择线之间形成多条字元线；结区域，形成在漏极选择线与相邻字元线之间、相邻字元线之间、及源极选择线与相邻字元线之间的第一有源区域上；漏极，形成在相邻漏极选择线之间的第一有源区域上；以及公共源极，形成在相邻源极选择线之间的第一有源区域和第二有源区域上。
2. 如权利要求1所述的快闪存储器，其中每个第二有源区域具有一宽 度，该宽度等于或大于每个第一有源区域的宽度且小于每个第一有源区域的 宽度的3倍。
3. 如权利要求1所述的快闪存储器，其中该源极选择线之间的距离等于 或大于每个第二有源区域的宽度且小于每个第二有源区域的宽度的10倍。
4. 一种快闪存储器，包括第一沟槽，形成于有源区域之间的半导体基板上，其中该第一沟槽沿一 方向形成；第二沟槽，形成于该有源区域上，其中该第二沟槽将该第一沟槽彼此连接；隔离结构，形成于该第一沟槽中；漏极选择线、字元线、及源极选择线，形成得使该漏极选择线、该字元 线、及该源极选择线与该有源区域相交，其中在一条漏极选择线与一条源极 选择线之间形成多条字元线；结区域，形成在漏极选择线与相邻字元线之间、相邻字元线之间、及源 极选择线与相邻字元线之间的有源区域上；漏极，形成于相邻漏极选择线之间的有源区域上；以及公共源极，形成在相邻源极选择线之间形成的第一沟槽和第二沟槽的侧 壁和底表面上。
5. 如权利要求4所述的快闪存储器，其中每个第二沟槽具有小于相邻源 极选择线之间的距离的宽度。
6. 如权利要求4所述的快闪存储器，其中每个第二沟槽具有一宽度，该 宽度等于或大于每个有源区域的宽度且小于每个有源区域的宽度的3倍。
7. 如权利要求4所述的快闪存储器，其中相邻源极选择线之间的距离等 于或大于每个第二沟槽的宽度且小于每个第二沟槽的宽度的10倍。
8. —种制造快闪存储器的方法，该方法包括提供半导体基板，该半导体基板包括以彼此平行方式交替布置的第一有 源区域和隔离区域、以及将该第一有源区域彼此连接的第二有源区域；在该半导体基板上形成穿隧绝缘层、电荷储存层及隔离掩模；蚀刻该隔离掩模、该电荷储存层、该穿隧绝缘层及该半导体基板以在该 隔离区域上形成沟槽；在该隔离区域的沟槽上形成隔离结构；在包括该隔离结构的结构上形成介电层、用于控制栅极的导电层、及硬 掩模；图案化该硬掩模、该用于控制栅极的导电层、该介电层及该电荷储存层 以形成与该第一有源区域相交的漏极选择线、字元线、及源极选择线； 经由离子注入工艺在该第 一有源区域上形成结区域；以及 在相邻源极选择线之间的第 一有源区域及第二有源区域上形成公共源极。
9. 如权利要求8所述的制造快闪存储器的方法，其中该第二有源区域具 有一宽度，该宽度等于或大于每个第一有源区域的宽度且小于每个第一有源 区域的宽度的3倍。
10. 如权利要求8所述的制造快闪存储器的方法，其中相邻源极选择线 之间的距离等于或大于每个第二有源区域的宽度且小于每个第二有源区域 的宽度的10倍。
11. 一种制造快闪存储器的方法，该方法包括 在半导体基板上形成穿隧绝缘层、电荷储存层及隔离掩^H 蚀刻该隔离掩模、该电荷储存层、该穿隧绝缘层、及该半导体基板以在该隔离区域上形成第一沟槽，且在有源区域的一部分上形成第二沟槽以便使该第一沟槽;波此连接；在该第一沟槽和该第二沟槽中形成隔离结构；在包括该隔离结构的结构上形成介电层、用于控制桐h极的导电层、及硬 掩模；图案化该硬掩模、该用于控制栅极的导电层、该介电层、及该电荷储存 层以形成与该有源区域相交的漏极选择线、字元线、及源极选择线，其中在 一条漏极选择线与一条源极选择线之间形成多条字元线；以及在包括该字元线的结构上形成层间绝缘层；在该层间绝缘层上形成接触孔以暴露相邻源极选择线之间的 一 区域； 移除通过该接触孔暴露的该第二沟槽上侧上的该隔离结构;以及 在相邻源极选择线之间的第 一 沟槽和第二沟槽的侧壁及底表面上形成 />共源才及。
12. 如权利要求11所述的制造快闪存储器的方法，其中该第二沟槽具有 一宽度，该宽度等于或大于该有源区域的宽度且小于该有源区域的宽度的3 倍。
13. 如权利要求11所述的制造快闪存储器的方法，其中相邻源极选择线 之间的距离等于或大于每个第二沟槽的宽度且小于每个第二沟槽的宽度的 10倍。
14. 如权利要求11所述的制造快闪存储器的方法，其中进一步包括在形 成该层间绝缘层之前，实施离子注入工艺以在相邻漏极选择线之间、相邻字 元线之间、及相邻源极选择线之间的半导体基板上形成结区域。
15. 如权利要求11所述的制造该快闪存储器的方法，其中进一步包括在 形成该层间绝缘层之前，在该漏极选择线、该字元线、及该源极选择线的侧 壁上形成间隔物。
全文摘要
本发明提供一种快闪存储器及其制造方法。该方法包括提供半导体基板，其包括彼此平行地交替布置的第一有源区域和隔离区域、及使第一有源区域彼此连接的第二有源区域。在半导体基板上形成穿隧绝缘层、电荷储存层及隔离掩模。蚀刻隔离掩模、电荷储存层、穿隧绝缘层及半导体基板以在隔离区域上形成沟槽。在沟槽上形成隔离结构。在包括隔离结构的结构上依序形成介电层、导电层及硬掩模。图案化硬掩模、导电层、介电层及电荷储存层以形成交叉第一有源区域的漏极选择线、字元线及源极选择线。由离子注入工艺在第一有源区域上形成结区域。在相邻源极选择线间的第一及第二有源区域上形成公共源极。
文档编号H01L27/115GK101174635SQ20071013822
公开日2008年5月7日 申请日期2007年7月31日 优先权日2006年10月31日
发明者李锡奎, 金占寿 申请人:海力士半导体有限公司