专利名称：Sonos快闪存储器的制作方法
技术领域：
本发明涉及半导体器件的制作方法，尤其是一种SONOS快闪存储器的制 作方法。
背景技术：
通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储 器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在 电中断时仍可保存其数据。与其它的非易失性存储技术(例如，磁盘驱动器) 相比，非易失性半导体存储器相对较小。因此，非易失性存储器已广泛地应 用于移动通信系统、存储卡等。近来，已经提出了具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构 的非易失性存储器，即SONOS快闪存储器。SONOS快闪存储器具有很薄的单 元，其便于制造且容易结合至例如集成电路的外围区域(peripheral region)和/ 或逻辑区域(logic region)中。现有技术中SONOS快闪存储器的制作方法参考附图1至附图7所示，其 中附图7还包括附图7A至附图7C，首先，参考附图1，提供半导体村底200， 并在所述半导体衬底200上形成介质层-捕获电荷层-介质层的三层堆叠结 构210，所述三层堆叠结构210包括形成在半导体衬底200上的介质层210a, 形成在介质层210a上的捕获电荷层210b以及形成在210b上的介质层210c。参考附图2所示，在三层堆叠结构210上依次形成第一多晶硅层220和 腐蚀阻挡层230，并在腐蚀阻挡层230上形成光刻胶层280,并曝光、显影光 刻胶层280形成开口，以光刻胶为掩膜，依次刻蚀腐蚀阻挡层230、第一多晶 硅层220以及介质层-捕获电荷层-介质层的三层堆叠结构210,直至曝露出半导体衬底200，所述光刻胶开口的位置与半导体衬底200内需要形成源极和 漏极的位置相对应。参考附图3所示，以光刻胶层280为掩膜，在半导体衬底200中进行离 子注入，形成源极240和漏极250。参考附图4所示，去除光刻胶层280,并 在源4及240和漏4及250区域对应的半导体衬底200上以及腐蚀阻挡层230的 表面形成介电层260,并采用化学机械抛光工艺平坦化介电层260，直至完全 曝露出腐蚀阻挡层230的表面。参考附图5所示，去除腐蚀阻挡层230，只留下第一多晶硅层220。参考 附图6所示，在第一多晶硅层220以及介电层260上形成第二多晶硅层270, 第二多晶硅层270的厚度应该完全覆盖介电层260。参考附图7所示，在第二 多晶硅层270上形成光刻胶层(图中未示出)，并曝光显影所述光刻胶层形成 开口，并以光刻胶为掩膜，刻蚀第二多晶硅层270,使第二多晶硅层270将 SONOS快闪存储器的各个栅极结构连接起来，形成字线，刻蚀第二多晶硅层 270之后， 一般会进行快速热退火工艺，以修复刻蚀第二多晶硅层270过程中 对多晶硅层的晶格损伤，所述快速热退火工艺为在700至120(TC的工艺条 件下退火4至7秒，最后，去除所述光刻胶层。最后，本发明形成的SONOS快闪存储器的结构如图7以及7A、 7B和7C所 示，其中，图7是本发明形成S0N0S快闪存储器的俯视图；图7A、 7B和7C分 别为图7所示快闪存储器在A-A、 B-B、 C-C方向的截面结构示意图。其中 A-A为存储器的位线方向，B-B以及C-C为存储器的字线方向。从附图7A 和附图7C可以看出，在介电层260侧壁以及第 一多晶硅层220侧壁形成多晶硅 残留290，残留的多晶硅290会导致存储单元之间发生短路。专利号为US6797565的美国专利也提供了 一种SONOS存储器的制作工 艺，与附图1至7描述的现有技术相同，在刻蚀第二多晶硅层形成字线的过程中，也会在介电层侧壁以及第一多晶硅层侧壁形成多晶硅残留，导致不同存 储单元之间产生短路的现象。发明内容本发明解决的问题是现有技术制作SONOS快闪存储器的方法会在不同 存储单元之间存在多晶硅残留，导致不同存储单元之间短路的缺陷。为解决上述问题，本发明提供一种SONOS快闪存储器的制作方法，包括 提供依次具有介质层-捕获电荷层-介质层的三层堆叠结构、第一多晶硅层 以及腐蚀阻挡层的半导体衬底；沿位线方向依次刻蚀腐蚀阻挡层、第一多晶 硅层和介质层-捕获电荷层-介质层的三层堆叠结构，直至暴露出半导体衬 底，形成开口；通过开口在半导体衬底内形成源极和漏极；在开口内以及腐 蚀阻挡层上形成介电层，并进行平坦化处理直至曝露出腐蚀阻挡层；去除腐 蚀阻挡层；在第一多晶硅层以及介电层表面形成第二多晶硅层，沿字线方向 刻蚀第二多晶硅层，直至暴露介电层；进行10至20秒的快速热退火。与现有技术相比，本发明具有以下优点采用本发明所述的工艺方法， 在第一多晶硅层以及介电层表面形成第二多晶硅层，并沿字线方向刻蚀所述 第二多晶硅层，直至暴露介电层之后，进行10至20秒的快速热退火，可以 将介电层的侧壁以及第一多晶硅层侧壁产生的多晶硅残留氧化成氧化硅，因 此，原来介电层侧壁的多晶硅残留氧化成氧化硅层，第一多晶硅层之间的多 晶硅残留也会被氧化成氧化硅，防止漏电流发生，提高了形成的SONOS快闪 存储器的性能。同时，虽然会对第一多晶硅层的侧壁和第二多晶硅层的侧壁 也会产生一定的氧化作用，产生厚度在40埃左右的氧化硅层，由于厚度较小， 而且在第 一 多晶硅层和第二多晶硅层的外侧壁，因此不会对第 一 多晶硅层和 第二多晶硅层的电连接性能产生影响。
图1至图6是现有技术形成SONOS快闪存储器的制作方法工艺流程不同 步骤的截面结构示意图；图7是现有技术形成的SONOS快闪存储器的俯视图；图7A、 7B和7C分别为图7所示快闪存储器在A-A、 B-B、 C-C方 向的截面结构示意图；图8至图13为本发明所述SONOS快闪存储器的制作方法工艺流程不同 步骤沿字线方向的截面结构示意图；图14是本发明具体实施方式
形成的SONOS快闪存储器的俯视图；图14A、 14B和14C分别为图14所示快闪存储器在A-A、 B-B、 C-C方向的截面结构示意图；图15是现有技术形成的SONOS快闪存储器的短路电性测试结果图；图16为本发明具体实施方式
制作的SONOS快闪存储器的短路电性测试 结果图。
具体实施方式
下面结合附图对本发明的具体实施方式
做详细的说明。本发明仅仅对快 存存储器的一个存储单元进行描述，其外围电路的结构以及形成工艺与现有 技术相同，具体形成工艺可参考专利号为US6797565的美国专利，在此不做 进一步的描述。本发明的本质在于提供一种SONOS快闪存储器的制作方法，在第一多晶 硅层以及介电层表面形成第二多晶硅层，并沿字线方向刻蚀所述第二多晶硅 层，直至暴露介电层之后，进行10至20秒的快速热退火，可以将介电层的 侧壁以及第一多晶硅层侧壁产生的多晶硅残留氧化成氧化硅，因此，原来介 电层側壁的多晶硅残留氧化成氧化硅层，第 一多晶硅层之间的多晶硅残留也会被氧化成氧化硅，防止漏电流发生，提高了形成的SONOS快闪存储器的性能。首先，本发明提供一种SONOS快闪存储器的制作方法，包括如下步骤 提供半导体衬底，所述半导体衬底上依次具有介质层-捕获电荷层-介质层 的三层堆叠结构、第一多晶硅层以及腐蚀阻挡层；沿位线方向依次刻蚀腐蚀 阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，直 至暴露出半导体衬底，形成开口；通过开口进行离子注入，在半导体衬底内 形成源极和漏才及；在开口内以及腐蚀阻挡层上形成介电层，并进行平坦化处 理直至曝露出腐蚀阻挡层；去除腐蚀阻挡层；在第一多晶硅层以及介电层表 面形成第二多晶硅层，并沿字线方向刻蚀所述第二多晶硅层，直至暴露介电 层；进行10至20秒的快速热退火。下面结合附图详细描述本发明的具体工艺步骤。首先，提供一半导体衬底，所述半导体衬底上依次具有介质层-捕获电 荷层-介质层的三层堆叠结构、第一多晶硅层以及腐蚀阻挡层。参考附图8 所示，提供一半导体衬底100,所述半导体衬底100较好的是半导体硅，可以 为n型或者P型半导体，也可以是绝缘体上硅等。在所述半导体衬底100上 形成介质层-捕获电荷层-介质层的三层堆叠结构，所述介质层-捕获电荷 层-介质层的三层堆叠结构较好的是氧化物-氮化物-氧化物层110，所述的 氧化物-氮化物-氧化物层110包括形成在半导体衬底100上的氧化物层 110a,形成在110a上的氮化物层110b以及形成在110b上的氧化物层110c， 形成氧化物-氮化物-氧化物层110的工艺为现有技术，例如化学气相沉积 法和氧化法。所述的氧化物层最好的是氧化硅，还可能包括氮化物例如氮氧化硅以及 其它可以优化器件性能的掺杂剂，所述的氮化层可以是富含硅、氮以及其它 可以提高器件性能的掺杂剂例如氧等，最优选的为氮化硅。所述氧化物-氮化物-氧化物层110目前最优化的为氧化硅-氮化硅-氧化硅。之后，在氧化物-氮化物-氧化物层110上形成第一多晶硅层120,所述 第一多晶硅层120的形成工艺也可以选用任何现有工艺，较好的为化学气相 沉积法或者用炉管生长，厚度可以设定在600~ 800A。之后，在第一多晶硅 层120上形成腐蚀阻挡层130,所述腐蚀阻挡层130为氮化硅、氮氧化硅、炭 化硅等，形成工艺也可以选择现有技术的任何常规工艺，较好的是采用化学 气相沉积法或者用炉管生长。参考附图9所示，在腐蚀阻挡层130上形成光刻胶层180，并曝光、显影 形成光刻胶开口 ，所述光刻胶开口的位置与需要形成源极区域和漏极区域的 位置相对应，以光刻胶为掩膜，依次沿位线方向刻蚀腐蚀阻挡层130、第一多 晶硅层120以及氧化物-氮化物-氧化物层110，直至爆露出半导体衬底100。 刻蚀腐蚀阻挡层130、第一多晶硅层120以及氧化物-氮化物-氧化物层110 的工艺为现有技术，较好的例如采用干法刻蚀。刻蚀后的第一多晶硅层120 以及氧化物-氮化物-氧化物层IIO构成所述SONOS快闪存储器的多晶硅栅 极。参考附图10所示，以光刻胶层180为掩膜，沿位线方向在半导体衬底100 中进行一定深度的离子注入，形成源极140和漏极150,离子注入的深度为现 有技术，可根据不同的注入深度要求调整离子注入的能量和剂量。其中，形 成源极140和漏极150的工艺为现有技术，在本发明的一个实施例中，基体 材料选用p型硅，对源极和漏极进行N型低掺杂离子注入，注入离子如砷离 子、磷离子等。离子注入之后，也可以进行热退火的工艺，使注入的离子更好的分散。 也可以参考专利号为US6797565的美国专利进行一次以上的离子注入，每次 离子注入以后进行热处理，可以使注入的离子进入半导体衬底100的深度增 力口。参考附图11所示，在源极140和漏极150区域对应的半导体衬底100上 以及腐蚀阻挡层130的表面形成介电层160。介电层160的形成工艺为现有技 术的任何常规工艺，比较优选的例如化学气相沉积法。介电层160的材料较 好的为氧化硅、氮氧化硅等，本发明最优选的为氧化硅层，采用等离子体化 学气相沉积法形成。之后，釆用化学机械抛光工艺平坦化介电层160,直至完 全曝露出腐蚀阻挡层130的表面。参考附图12所示，去除腐蚀阻挡层130,只留下第一多晶硅层120。去 除腐蚀阻挡层130的工艺为现有技术的常规工艺，本发明优选采用湿法刻蚀 工艺。参考附图13所示，在第一多晶硅层120以及介电层160上形成第二多晶 硅层170,多晶硅的厚度应该完全覆盖介电层160。形成第二多晶硅层170的 工艺可以是现有技术的任何常规工艺，例如与形成第一多晶硅层120的工艺 相同，采用等离子体化学气相沉积法。之后，在第二多晶硅层170上形成腐 蚀阻挡层以及光刻胶层(图中未示出)，并沿字线方向曝光、显影所述光刻胶 层形成开口，并以光刻胶为掩膜，沿字线方向刻蚀腐蚀阻挡层和第二多晶硅 层170,直至完全暴露介电层160,使第二多晶硅层170将SONOS快闪存储 器的各个栅极结构连接起来。之后，进行10至20秒的快速热退火，退火温度为70(TC至1200°C。较 好的快速热退火时间为12至16秒，优选快速热退火的温度为IOO(TC至 IIO(TC。在刻蚀第二多晶硅层170之后进行快速热退火的作用在于修复刻蚀 工艺中对第二多晶硅层造成的晶格缺陷，同时会在第 一多晶硅层以及第二多 晶硅层的侧壁产生氧化硅层190,所述氧化硅层190的厚度在40埃左右，这 层氧化硅层190与介电层的作用相同，用于隔离不同栅极结构。本发明所述 的快速热退火工艺还可以将介电层的侧壁以及第一多晶硅层侧壁产生的多晶 硅残留氧化成氧化硅190，，因此，原来介电层侧壁的多晶硅残留氧化成氧化硅190，，第一多晶硅层之间的多晶硅残留也会被氧化成氧化硅190，，防止漏 电流发生，提高了形成的SONOS快闪存储器的性能。本发明可以采用10秒，11秒，13秒，14秒，15秒，18秒的快速热退火 时间，都能去除介电层以及第一多晶硅层侧壁的多晶硅残留，同时并不会影 响所述SONOS快闪存储器的电性能。本发明将快速热退火的退火时间加长，从现有技术的4至7秒增加至10 至20秒，不仅可以将介电层的侧壁以及第一多晶硅层侧壁产生的多晶硅残留 氧化氧化硅，还可以修复刻蚀工艺中对第二多晶硅层造成的晶格缺陷，同时， 虽然会对第一多晶硅层的侧壁和第二多晶硅层的侧壁也会产生一定的氧化作 用，产生厚度在40埃左右的氧化硅层，由于厚度较小，而且在第一多晶硅层 和第二多晶硅层的外侧壁，因此不会对第一多晶硅层和第二多晶硅层的电连 接性能产生影响。最后，去除所述腐蚀阻挡层和光刻胶层，形成附图14以及 14A、 14B和14C所示的SONOS快闪存储器结构。本发明形成的SONOS快闪存储器的结构如图14以及14A、 14B和14C 所示，其中，图14是本发明形成所述S0N0S快闪存储器的俯视图；图14A、 14B和14C分别为图14所示快闪存储器在A-A、 B-B、 C-C方向的截面 结构示意图。其中，A-A方向为形成的SONOS快闪存储器的位线方向，B -B、 C-C方向为形成的SONOS快闪存储器的字线方向。从图中可以看出，介电层的侧壁以及第一多晶硅层侧壁产生的多晶硅残 留氧化成氧化硅190，，因此本发明去除了不同的栅极结构之间产生的多晶硅 残留，防止漏电流发生，提高了形成的SONOS快闪存储器的性能。参考附图15为现有技术制作的SONOS快闪存储器的短路电性能测试结 果图，图中所示为一个晶圓，图中的每一个方格表示晶圆上的一个测试点， 测试时，选取若干测试点，每个测试点都含有SONOS快闪存储器，测试每个测试点是否存在短路现象，图中，没有产生短路缺陷的测试点用白色的方格 IO表示，产生短路缺陷的测试点用涂黑的方格11表示，从图中可以看出，采用现有技术制作SONOS快闪存储器，其退火时间为5秒钟，每个晶圆上产生 短路缺陷的测试点有5个，图中所示一共38个测试点，缺陷发生率为13.2%。 实际生产中的大量测试数据也表明，采用现有技术制作SONOS快闪存储器， 每片晶圓的短3各缺陷发生率平均在10 % ~ 15 % 。参考附图16为本发明制作的SONOS快闪存储器的短路电性能测试结果 图，与图15代表的意义相同，图中所示为一个晶圓，图中的每一个方格表示 晶圓上的一个测试点，测试时，选取若干测试点，每个测试点都含有SONOS 快闪存储器，测试每个测试点是否存在短路现象，图中，没有产生短路缺陷 的测试点用白色的方格IO表示，产生短路缺陷的测试点用涂黑的方格11表 示，从图中可以看出，采用现有技术制作SONOS快闪存储器后，每个晶圓上 产生短路缺陷的测试点为0。虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1. 一种SONOS快闪存储器的制作方法，其特征在于，包括如下步骤提供半导体衬底，所述半导体衬底上依次具有介质层-捕获电荷层-介质层的三层堆叠结构、第一多晶硅层以及腐蚀阻挡层；沿位线方向依次刻蚀腐蚀阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，直至暴露出半导体衬底，形成开口；通过开口进行离子注入，在半导体衬底内形成源极和漏极；在开口内以及腐蚀阻挡层上形成介电层，并进行平坦化处理直至曝露出腐蚀阻挡层；去除腐蚀阻挡层；在第一多晶硅层以及介电层表面形成第二多晶硅层，并沿字线方向刻蚀所述第二多晶硅层，直至暴露介电层；进行10至20秒的快速热退火。
2. 根据权利要求1所述SONOS快闪存储器的制作方法，其特征在于，进行 12秒至16秒的快速热退火。
3. 根据权利要求1所述SONOS快闪存储器的制作方法，其特征在于，所述 快速热退火的温度为70(TC至1200°C。
4. 根据权利要求1所述SONOS快闪存储器的制作方法，其特征在于，所述 介质层-捕获电荷层-介质层的三层堆叠结构为氧化硅-氮化硅-氧化硅 层。
5. 根据权利要求1所述SONOS快闪存储器的制作方法，其特征在于，刻蚀 腐蚀阻挡层、第一多晶硅层和介质层_捕获电荷层-介质层的三层堆叠结 构的工艺为干刻蚀。
6. 根据权利要求1所述SONOS快闪存储器的制作方法，其特征在于，所述 腐蚀阻挡层材料为氮化硅。7.根据权利要求1所述SONOS快闪存储器的制作方法，其特征在于，所述 介电层材料为氧化硅。
全文摘要
一种SONOS快闪存储器的制作方法，包括提供依次具有介质层-捕获电荷层-介质层的三层堆叠结构、第一多晶硅层以及腐蚀阻挡层的半导体衬底；沿位线方向依次刻蚀腐蚀阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，直至暴露出半导体衬底，形成开口；通过开口在半导体衬底内形成源极和漏极；在开口内以及腐蚀阻挡层上形成介电层，并进行平坦化处理直至曝露出腐蚀阻挡层；去除腐蚀阻挡层；在第一多晶硅层以及介电层表面形成第二多晶硅层，沿字线方向刻蚀第二多晶硅层，直至暴露介电层；进行10至20秒的快速热退火。本方法去除在介电层的侧壁以及第一多晶硅层之间产生多晶硅残留，防止漏电流发生。
文档编号H01L21/8247GK101246856SQ20071003767
公开日2008年8月20日 申请日期2007年2月13日 优先权日2007年2月13日
发明者仇圣棻, 鹏 孙, 丹 徐, 蔡信裕 申请人:中芯国际集成电路制造(上海)有限公司