快闪存储器的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及快闪存储器的制造方法。
【背景技术】
[0002]在目前的半导体产业中，集成电路产品主要分为三大类:逻辑、存储器和模拟电路，其中存储器在集成电路产品中占了相当大的比例。在存储器中，近年来，快闪存储器的发展非常迅速。快闪存储器的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除
[0003]叠栅式快闪存储器作为快闪存储器的一种，其具有控制栅和浮栅，其中控制栅位于浮栅上方。图1-图5所示的现有的叠栅式快闪存储器的制造方法剖面结构示意图。
[0004]现有技术的叠栅式快闪存储器的制造方法请参考图1-图4所示的现有的叠栅式快闪存储器的制造方法剖面结构示意图。现有的快闪存储器的制造方法包括:提供半导体衬底I，在所述半导体衬底I上形成多层复合结构2，所述多层复合结构2包括:位于半导体衬底I上的耦合氧化层、位于耦合氧化层上的浮栅多晶硅层、位于浮栅多晶硅层上的ONO隔离层(所述ONO隔离层包括堆叠于浮栅多晶硅层上的氧化硅层、氮化硅层，所述浮栅多晶硅层在后续将作为快闪存储器的浮栅，在所述多层复合结构2上形成控制多晶硅层3，所述控制多晶硅层3厚度将作为快闪存储器的控制栅；在所述控制多晶硅层3上形成氮化硅层4，然后对所述氮化硅层4进行刻蚀工艺，在所述氮化硅层4内形成第一开口，所述第一开口用于定义器件存储器的位置。
[0005]接着请参考图2，在所述氮化硅层4上形成第一氧化硅层5，所述第一氧化硅层5覆盖所述第一开口的侧壁和底部。
[0006]然后，请参考图3，进行刻蚀工艺，去除位于氮化硅层4和第一开口底部的第一氧化硅层5，保留位于第一开口侧壁的第一氧化硅层5。
[0007]接着，请参考图4，对氮化硅层4进行刻蚀工艺，在所述氮化硅层4中形成第二开口，所述第二开口用于定义连接区，所述第二开口下方的控制多晶硅层3在后续将被保护。
[0008]接着，继续参考图4，在所述第二开口中填充第二氧化硅层7。所述第二氧化硅层
7。接着，在后续将进行刻蚀工艺，去除氮化硅层4，然后，以第一氧化硅层5和第二氧化硅层7为掩膜，对控制多晶硅层3进行刻蚀，所述第一氧化硅层5和第二氧化硅层7下方的控制多晶硅层3将会被保留。
[0009]之后，按照现有技术进行其他工艺步骤。
[0010]在实际中发现，由于需要通过两次刻蚀工艺分别形成形成第一开口和第二开口，在第二开口内形成第二氧化硅层需要单独的掩膜版，并且相应的需要光刻工艺、填充工艺以及化学机械研磨工艺，因此，需要对现有的工艺步骤进行简化，以降低成本。
【发明内容】
[0011]本发明解决的问题是提供了一种快闪存储器的制造方法，所述方法简化了工艺步骤，降低了工艺成本。
[0012]为了解决上述问题，本发明提供一种快闪存储器的制造方法，包括:提供半导体衬底，在所述半导体衬底上依次形成耦合氧化层、浮栅多晶硅层以及ONO隔离层；
[0013]在所述ONO隔离层上形成控制多晶硅层；
[0014]在所述控制多晶硅层上方形成氮化硅层；
[0015]在所述氮化硅层中形成第一开口和第二开口，所述第一开口和第二开口露出下方的控制多晶硅层，所述第一开口用于形成存储单元结构，所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置，所述第一开口的宽度为所述第二开口的宽度的1.5倍以上；
[0016]依次形成第一氧化硅层和刻蚀停止层，所述第一氧化硅层和刻蚀停止层覆盖所述第一开口和第二开口的侧壁和底部；
[0017]进行高温沉积工艺，在所述刻蚀停止层上形成第二氧化硅层，并进行高温回流工艺，利用所述第二氧化硅层的高温流动性将所述第二开口填满；
[0018]将第二开口以外的刻蚀停止层上方的第二氧化硅层去除；
[0019]进行刻蚀工艺，将所述刻蚀停止层和位于氮化硅层上方以及第一开口底部的第一氧化硅层去除，位于第一开口侧壁的第一氧化硅层被保留，位于第二开口内的第二氧化硅层、刻蚀停止层和第一氧化硅层作为保护层被保留，该保护层用于保护第二开口相关的控制多晶娃层。
[0020]可选地，所述第二开口的深度宽度比是第一开口的深度宽度比的1.5倍以上。
[0021]可选地，所述氮化硅层的厚度范围为3700-4700埃，所述第一开口的深度宽度比范围为1.1-1.6，所述第二开口的深度宽度比不小于2。
[0022]可选地，所述第一开口的宽度范围为3000-3600埃，所述第一开口的深度宽度比范围为1.2-1.4，所述第二开口的宽度范围为1400-1700埃，所述第二开口的深度宽度比范围为 2.1-2.3。
[0023]可选地，所述第一开口的宽度范围为3100-3500埃，该部分控制多晶硅层300上方将会形成第一开口，所述控制多晶硅层300的另一部分对应于该存储单元结构的控制栅与外部电连接的接触窗口进行设计和相应的工艺为1400-1600埃。
[0024]可选地，所述刻蚀停止层的材质为氮化娃，所述刻蚀停止层的厚度范围为50-150埃。
[0025]可选地，所述第一氧化硅层的厚度范围为1000-2000埃，所述第一氧化硅层利用低压化学气相沉积工艺制作。
[0026]可选地，所述高温回流工艺的温度范围为750-1000摄氏度。
[0027]可选地，所述高温沉积工艺的温度范围为750-1000摄氏度。
[0028]可选地，所述第二氧化硅层的材质为掺磷氧化硅或磷硅玻璃。
[0029]与现有技术相比，本发明具有以下优点:
[0030]本发明将第一开口和第二开口在一个刻蚀工艺步骤中形成，第一开口用于形成存储单元结构，所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置，所述第一开口的宽度是第二开口的宽度的1.5倍以上，第一开口的宽度相比第二开口的宽度大，之后第一开口中填充第一氧化硅层、刻蚀停止层，然后通过高温沉积工艺形成第二氧化硅层，并且通过高温回流工艺使得第二氧化硅层将第二开口填满，在后续该第二开口内的第二氧化层、刻蚀停止层以及第一氧化层能够对其下方的控制多晶硅层进行保护，本发明将第一开口和第二开口的刻蚀工艺合并，并且在第一开口和第二开口中填充介质层(第二氧化层、刻蚀停止层以及第一氧化层)的工艺进行合并，因而本发明实现了利用一个掩膜版进行刻蚀工艺，形成两个宽度尺寸不同的开口，并且合并了后续的填充工艺步骤，简化了原工艺中单独掩膜版并采用填充研磨工艺形成第二开口内材料层工艺步骤，降低了工艺成本；
[0031]进一步优化地，所述氮化硅层的厚度范围为3700-4700埃，所述第一开口的深度宽度比范围为1:1-1.6，所述第二开口的深度宽度比不小于2 ;或者所述第一开口的宽度范围为3000-3600埃，所述第一开口的深度宽度比范围为1.2-1.4，所述第二开口的宽度范围为1400-1700埃，所述第二开口的深度宽度比范围为2.1-2.3 ;或者所述第一开口的宽度范围为3100-3500埃，所述第二开口的宽度范围为1400-1600埃，上述优化的方案能够进一步保证刻蚀工艺和后续的填充供工艺的工艺稳定性。
【附图说明】
[0032]图1-图4是现有的叠栅式快闪存储器的制造方法剖面结构示意图。
[0033]图5-图9是本发明一个实施例的叠栅式快闪存储器的制造方法剖面结构示意图。
【具体实施方式】
[0034]本发明提供的快闪存储器