一种避免浅沟槽隔离结构出现深度负载效应的方法
【技术领域】
[0001]本发明主要涉及半导体器件的制备工艺，更确切地说，涉及一种带有浅沟槽隔离结构的半导体器件及其对应的制备方法，在器件密度不同的区域实现用于预制备浅沟槽隔离结构的不同浅沟槽的深度具有一致性。
【背景技术】
[0002]集成电路是一种微型电子系统，它采用微图形加工技术，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在半导体晶片或介质基片上从而实现特定的功能。本发明所指的集成电路特指硅基集成电路。当前硅基集成电路工艺典型的主要包括了双极类型工艺和互补金属-氧化物-半导体工艺以及双极-互补金属-氧化物-半导体工艺，还有双极-互补金属-氧化物-半导体-双扩散M0S工艺等。利用该等工艺制作的电路要实现正确的功能，集成电路内部各个器件之间必须相互隔离，以使各个单个器件能独立地工作，从而保证整个集成电路的正常工作。常用的隔离方法有两类:其一是反偏压式的PN结隔离和沟槽式的全绝缘介质隔离，从而主要作用是防止相邻器件的电极短路和寄生双极类型器件的开启，其二是局部场氧化(L0C0S)和浅槽隔离(STI)用于防止相邻隔离岛之间寄生M0S场效应管的开启。
[0003]当前的45纳米及其以下节点的技术中，半导体器件对浅沟槽隔离技术(STI)的要求越来越高。STI工艺是通过干法刻蚀单晶硅形成沟槽，而此沟槽的深度以及侧壁角度对器件以及后续填充工艺影响非常大，如果沟槽形貌畸形，甚至容易造成填充出现空隙和器件漏电等问题。为避免填充出现空隙，一般要求沟槽侧壁倾斜以利于薄膜填充。这就要求刻蚀过程产生重聚合物的刻蚀程式来刻蚀单晶硅，而其副作用就是在图形密集和图形稀疏区造成刻蚀速率的负载，最终导致图形密集和稀疏区的刻蚀深度出现负载效应。
[0004]为了克服该问题，由本发明后续的详细说明和所附的权利要求中，在结合本发明伴随着的图式和先前技术的基础之上，本发明揭示的特征和方案将变得清晰。
【发明内容】
[0005]在一些实施例中，披露了一种避免浅沟槽隔离结构出现深度负载效应的方法，主要包括以下步骤:S1:在衬底上形成硬质掩膜层，在衬底的第一区域之上的硬质掩膜层中形成第一开口和在衬底的第二区域之上的硬质掩膜层中形成第二开口 ；S2:藉由第一、第二开口刻蚀衬底，分别形成位于第一区域中的带有倾斜侧壁的第一沟槽和位于第二区域中的带有倾斜侧壁的第二沟槽，第一沟槽比第二沟槽要深；S3:在硬质掩膜层上覆盖旋涂碳基材料，旋涂碳基材料的一部分还将第一、第二沟槽两者均予以填充满；S4:干法回刻其旋涂碳基材料，直至将硬质掩膜层上方的旋涂碳基材料和将第二沟槽内的旋涂碳基材料完全回刻移除，将第一沟槽顶部的旋涂碳基材料回刻移除但保留第一沟槽底部的一部分旋涂碳基材料；S5:刻蚀衬底从第二沟槽底部暴露出来的部分以增加第二沟槽的深度，直至第一、第二沟槽的深度相同；S6:移除第一沟槽底部残留的旋涂碳基材料。
[0006]上述的抑制浅沟槽隔离结构深度负载效应的方法，硬质掩膜层包括底层的二氧化硅层和二氧化硅层上方的氮化硅层。
[0007]上述的抑制浅沟槽隔离结构深度负载效应的方法，衬底中形成于第一区域的器件密度与集成于第二区域的器件密度不同。
[0008]上述的抑制浅沟槽隔离结构深度负载效应的方法，步骤S1中还包括:先在硬质掩膜层上自下而上依次覆盖抗反射涂层和光刻胶层，经由光刻工艺图案化光刻胶层，形成其中的窗口图形；再刻蚀移除抗反射涂层暴露于窗口图形中部分；之后刻蚀硬质掩膜层暴露在窗口图形中的部分形成硬质掩膜层中的第一、第二开口。
[0009]上述的抑制浅沟槽隔离结构深度负载效应的方法，在步骤S1中利用含CF4、02的刻蚀气体移除抗反射涂层暴露于窗口图形中的部分。
[0010]上述的抑制浅沟槽隔离结构深度负载效应的方法，在步骤S1中利用含CH2F2、CHF3、CF4的刻蚀气体移除硬质掩膜层暴露在窗口图形中的部分。
[0011]上述的抑制浅沟槽隔离结构深度负载效应的方法，在步骤S1中完成第一、第二开口的制备之后，利用含02的气体灰化移除光刻胶层和光刻胶层下方的抗反射涂层。
[0012]上述的抑制浅沟槽隔离结构深度负载效应的方法，在步骤S2制备带有倾斜侧壁形貌的第一、第二沟槽的过程中，使用含有HBr、02的刻蚀气体来实施刻蚀衬底的步骤。
[0013]上述的抑制浅沟槽隔离结构深度负载效应的方法，在步骤S4中，使用含有CF4、02的刻蚀气体来干法回刻其旋涂碳基材料。
[0014]上述的抑制浅沟槽隔离结构深度负载效应的方法，在步骤S5中，使用含有HBr、02的刻蚀气体来实施刻蚀的步骤，增加第二沟槽的深度的同时还增加第一、第二沟槽侧壁的陡峭程度，使得第一、第二沟槽侧壁此时的倾斜程度比步骤S2阶段更陡峭。
[0015]上述的抑制浅沟槽隔离结构深度负载效应的方法，在步骤S6之后，利用含02的气体灰化移除第一沟槽底部残留的旋涂碳基材料。
【附图说明】
[0016]阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见:
[0017]图1A显示在底部衬底上制备二氧化硅和氮化硅。
[0018]图1B显示图案化二氧化硅和氮化硅。
[0019]图1C显示在图形密度不同的区域形成了深度不同的浅沟槽。
[0020]图2A是利用旋涂碳素材料S0C覆盖硬质掩膜层。
[0021]图2B是回刻的方式刻蚀旋涂碳素材料S0C材料。
[0022]图2C是继续刻蚀沟槽以加深沟槽的深度。
[0023]图2D是加深沟槽的深度同时还将侧壁刻蚀成陡峭程度更高的形貌。
[0024]图2E是填充绝缘材料到浅沟槽中沟槽完整的浅沟槽隔离结构。
【具体实施方式】
[0025]下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
[0026]参见图1所示，本发明提及的一种无深度负载效应的浅沟槽隔离结构的制备方法将在后文对应的内容和附图中一一阐明。在一个用于制备半导体器件的衬底100的上方形成一个硬质掩膜层，该硬质掩膜层通常是复合结构，例如包括在衬底100的上表面先沉积的底层例如一层二氧化硅101和包括在底层之上沉积的顶层如氮化硅102，该两者构成了一个硬质掩膜层(HARDMASK)。在硬质掩膜层上涂覆抗反射涂层103，例如涂覆抗反射涂层(Bottom Ant1-Reflective Coating，简称BARC)，并在抗反射涂层103的上方旋涂一层第一光刻胶层104，通过第一次光刻工艺的曝光显影等必要工艺后，在第一光刻胶层104中形成数个第一窗口图形104a、104b，这也即将石英掩模板上设计好的版图复制到第一光刻胶层104中的程序。之后利用第一光刻胶层104作为掩膜，来干法刻蚀不受第一光刻胶层104保护的抗反射涂层103，主要使用含CF4、02的刻蚀气体将抗反射涂层103暴露于第一窗口图形104a、104b中的部分刻蚀移除掉，此时硬质掩膜层的局部区域将会直接暴露于第一窗口图形104a、104b中。然后利用第一光刻胶层104作为刻蚀掩膜，从而进一步利用含CH2F2、CHF3、CF4的刻蚀气体将硬质掩膜层暴露于第一窗口图形104a、104b中的部分干法刻蚀移除掉，具体而言，第一窗口图形104a和104b下方的局部二氧化硅101和氮化硅102被刻蚀移除掉，以便能够在硬质掩膜层中刻蚀形成位于第一窗口图形104a下方的一个第一开口 110a，和在硬质掩膜层中刻蚀形成位于另一个第一窗口图形104b下方的一个第二开口 110b。
[0027]值得注意的是，需要强调第一开口 110a形成于衬底100的一个第一区域LAY-A，而第二开口 110b则形成于衬底100的一个第二区域LAY-B。其中第一开口 110a用于刻蚀衬底100在它下方暴露出来的区域来形成一个浅沟槽(也即第一沟槽180a)，而第二开口110b则用于刻蚀衬底100在它下方暴露出来的区域来形成另一个浅沟槽(也即第二沟槽180b)。在传统的浅沟槽制备工艺中正如图1C所示，第一区域LAY-A的器件密度和第二区域LAY-B的器件密度不同，例如第一区域LAY-A是器件密集区而第二区域LAY-B是器件稀疏区。这里所谓的器件密度可以理解为在衬底100上某些指定区域的单位面积上打算制备出/集成的器件总数量。由于第一区域LAY-A和第二区域LAY-B的图形密集程度不同，产生了业界所言的在图形密集区和图形稀疏区造成刻蚀速率的负载，而最终导致图形密集区和区稀疏区的浅沟槽的刻蚀深度出现负面的负载效应。如图1C所示，藉由第一开口 110a在第一区域LAY-A干法刻蚀衬底而撷取的第一沟槽180a的深度D1大于由第二开口 110b在第二区域LAY-B干法刻蚀衬底而撷取的第二沟槽180b的深度D2。其中第一开口 110a的开口尺寸小于第二开口 110b的开口尺寸，所以第二沟槽180b的宽度比第一沟槽180a略宽。虽然该第一沟槽180a和第二沟槽180b带有预期的倾斜面侧壁，但是它们的深度Dl、D2不一致的情况却是我们极力要避免发生的。
[0028]参见图2A的实施例，和图1C类似，先行制备第一沟槽180a和第二沟槽180b由第一开口 110a在第一区域LAY-A刻蚀衬底100而制备的第一沟槽180a具有倾斜的侧壁形貌，而由第二开口 110b在第二区域LAY-B刻蚀衬底100所制备的第二沟槽180b也具有倾斜的侧壁形貌。主要使用溴化氢(HBR)和氧气02等刻蚀副产物较重的气体刻蚀硅衬底，形成侧壁倾斜但密集区和稀疏区有深度负载的第一沟槽180a和第二沟槽180b。这也意味着在沟槽的干法刻蚀过程中，由于这里采用的