具有带负电荷浅沟槽隔离(sti)衬里的像素及其形成方法
【专利摘要】本申请案涉及一种具有带负电荷浅沟槽隔离STI衬里的像素及一种用于形成所述像素的方法。像素的实施例包含：衬底，其具有前表面；及光敏区，其形成于所述衬底的所述前表面中或附近。隔离沟槽邻近于所述光敏区而形成于所述衬底的所述前表面中。所述隔离沟槽包含：沟槽，其具有底部及侧壁；钝化层，其形成于所述底部及所述侧壁上；及填充物，其用以填充所述沟槽的未由所述钝化层填充的部分。
【专利说明】具有带负电荷浅沟槽隔离(STI)衬里的像素及其形成方法
【技术领域】
[0001]本发明大体来说涉及图像传感器，且特定来说(但非排他性地)涉及包含包括衬里的浅沟槽隔离(STI)的像素。
【背景技术】
[0002]图像传感器的趋势是增加传感器上的像素的数目，此意味着像素本身正变得更小。在典型的图像传感器中，存在邻近于每一像素的光敏区域的浅沟槽隔离(STI)。STI为其用途是将邻近像素彼此物理分离且电隔离使得来自一个像素的电荷不迁移到邻近像素并导致例如图像模糊(blooming)等问题的沟槽。STI还可用于减少暗电流。暗电流是在不存在入射光的情况下发生的小电流。暗电流可能由具有微小缺陷的材料界面导致，所述缺陷甚至在无信号电荷起源于入射光的光电转换时也产生行为像信号的电荷(或电子)。
[0003]然而，现有的浅沟槽隔离(STI)具有降低其有效性且使得难以减小像素大小的一些缺点。
【发明内容】
[0004]本发明的一个方面涉及像素，所述像素包括:衬底，其具有前表面；光敏区，其形成于所述衬底的所述前表面中或附近；隔离沟槽，其邻近于所述光敏区而形成于所述衬底的所述前表面中，所述隔离沟槽包括:沟槽，其形成于所述衬底的所述前表面中，所述沟槽包含底部及侧壁；钝化层，其形成于所述底部及侧壁上；填充物，其用以填充所述沟槽的未由所述钝化层填充的部分。
[0005]本发明的另一方面涉及方法，所述方法包括:在衬底的前表面中形成沟槽，所述沟槽包含侧壁及底部；在所述沟槽的所述侧壁上及在所述沟槽的所述底部上形成钝化层；填充所述沟槽的未由所述钝化层填充的部分。
【专利附图】
【附图说明】
[0006]参考以下各图描述本发明的非限制性及非详尽实施例，其中在所有各视图中相似参考编号指代相似部件，除非另有规定。图式并未按比例绘制，除非另有指示。
[0007]图1A是图像传感器的实施例的示意图。
[0008]图1B是图像传感器中的像素的实施例的组合横截面立面及示意图。
[0009]图2A到2C是衬底的横截面立面，其展示用于在衬底中形成浅沟槽隔离(STI)的工艺的实施例。
[0010]图3A到3E是衬底的横截面立面，其图解说明用于在衬底中形成浅沟槽隔离(STI)的工艺的替代实施例。
[0011]图4是浅沟槽隔离的替代实施例的横截面立面。
[0012]图5A到5B是图解说明浅沟槽隔离的横截面沟槽形状的实施例的横截面。
[0013]图6是用于形成像素的工艺的实施例的流程图。【具体实施方式】
[0014]描述用于包含带负电荷浅沟槽隔离(STI)衬里的像素的工艺及设备的实施例。描述众多特定细节以提供对本发明的实施例的透彻理解，但相关领域的技术人员将认识到，可在无所述特定细节中的一者或一者以上的情况下或借助其它方法、组件、材料等实践本发明。在一些实例中，未详细展示或描述众所周知的结构、材料或操作，但尽管如此其仍涵盖在本发明的范围内。
[0015]在本说明书通篇中对“一个实施例”或“一实施例”的提及意指结合所述实施例所描述的特定特征、结构或特性包含于至少一个所描述的实施例中。因此，在本说明书中短语“在一个实施例中”或“在一实施例中”的出现未必全部指代同一实施例。此外，所述特定特征、结构或特性可以任何适合方式组合于一个或一个以上实施例中。
[0016]图1A图解说明成像系统100的实施例。成像系统100包含具有低串扰及高敏感度的像素阵列105、读出电路110、功能逻辑115及控制电路110。
[0017]像素阵列105为图像传感器元件或像素(例如，像素Ρ1、Ρ2...、Ρη)的二维(“2D”)阵列。在一个实施例中，每一像素可为前侧照明式互补金属氧化物半导体(“CMOS”)成像像素。在既定捕获彩色图像的像素阵列的实施例中，像素阵列105可包含彩色滤光器模式，例如拜耳模式或红色滤光器、绿色滤光器及蓝色滤光器的镶嵌块(例如，RGB、RGBG*GRGB)；青色、品红色及黄色的彩色滤光器模式(例如，CMY);两者的组合或其它。如所图解说明，像素阵列中的像素被布置成行(例如，行Rl到Ry)及列(例如，列Cl到Cx)以获取人、地点或对象的图像数据，接着可使用所述图像数据再现所述人、地点或对象的2D图像。
[0018]在每一像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路110读出且传送到功能逻辑115。读出电路110可包含放大电路、模/数(“ADC”)转换电路或其它。功能逻辑115可仅存储所述图像数据或甚至经由图像处理器通过应用后图像效果(例如，图像压缩、剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实施例中，读出电路110可沿着读出列线一次读出一行图像数据(所图解说明)或可使用多种其它技术(例如列读出、串行读出或全部像素的同时全并行读出)读出所述图像数据(未图解说明)。
[0019]控制电路110耦合到像素阵列105以控制所述阵列的操作特性。举例来说，控制电路110可产生用于控制图像获取的快门信号。在一个实施例中，所述快门信号可为用于同时启用像素阵列105内的所有像素以在单个获取窗期间同时捕获其相应图像数据的全局快门信号。在替代实施例中，快门信号为借以在连续获取窗期间依序启用每一像素行、每一像素列或每一像素群组的滚动快门信号。
[0020]图1B图解说明像素150的实施例，例如可存在于例如像素阵列105 (参见图1A)等像素阵列中的像素。像素150为使用四个晶体管的有源像素(称为4T有源像素)，但在其它实施例中，像素150可包含更多或更少晶体管。在衬底152上生长外延层154，且接着在外延层154中形成像素150。像素150包含光电二极管156、浮动节点或浮动扩散部164及将在光电二极管156中积累的电荷转移到浮动节点164的转移栅极162。浅沟槽隔离(STI) 166将像素150与像素阵列中的邻近像素物理分离并电隔离且有助于减少例如暗电流等现象。[0021]在像素150中，光电二极管156包含在衬底154的表面处或接近所述表面的P型区160 (有时称为钉扎层)。N型光敏区158邻接且至少部分地环绕P型区160。在操作中，在积分周期(例如，曝光周期或积累周期)期间，光电二极管156接收入射光(如图中的箭头所展示)且在P型区160与N型光敏区158之间的界面处产生电荷。所产生的电荷作为自由电子保持在N型光敏区158中。在积分周期结束时，通过向转移栅极162施加电压脉冲将保持在N型区158中的电子(即，信号)转移到浮动节点164中。当信号已被转移到浮动节点164时，转移栅极162再次关断以开始光电二极管156的另一积分周期。
[0022]在信号已从N型区158转移到浮动节点164时，保持在浮动节点164中的信号用于调制放大晶体管174，放大晶体管174也被称作源极随耦器晶体管。最后，地址晶体管172用于寻址像素且将信号选择性地读出到信号线上。在通过信号线读出之后，复位晶体管170将浮动节点164复位到参考电压(在一个实施例中，其为Vdd)。
[0023]图2A到2C图解说明用于形成浅沟槽隔离(STI)(例如STI166(参见图1A))的工艺的实施例。图2A图解说明所述工艺的初始部分，其中首先在衬底202的前表面203上沉积氧化物层204，且接着在氧化物层204上沉积掩模层206。在一个实施例中，衬底202可为P掺杂(即，用带正电荷掺杂剂轻度掺杂)外延硅层，但在其它实施例中，可使用其它类型的硅及/或其它类型的掺杂。一旦沉积，便以光刻方式图案化并蚀刻氧化物层204及掩模层206两者以形成暴露前表面203的开口 208。
[0024]图2B图解说明工艺的下一部分。以图2A中所图解说明的状态开始，在形成开口208以暴露前表面203之后，使用适合蚀刻剂蚀刻前表面203以形成具有侧壁214及底部216的沟槽212。沟槽212具有总体宽度W及总体深度H，从而赋予其纵横比H/W。形成沟槽212的蚀刻可在侧壁214及底部216中导致可增加像素中的暗电流的某些损坏及缺陷。在填充沟槽之前向沟槽侧壁中进行的中到低剂量的植入还可潜在地导致侧壁中的损坏及/或缺陷。可在侧壁214及底部216中发生的损坏及缺陷的实例包含悬空键、晶体缺陷及例如刮擦等机械损坏。
[0025]图2C图解说明工艺的下一部分。以图2B中所图解说明的状态开始，沿着沟槽212的侧壁214及底部216沉积经掺杂层218。在一个实施例中，可通过在侧壁214及底部216上沉积材料形成经掺杂层218，但在其它实施例中，可通过将掺杂剂直接植入到沟槽的侧壁及底部中形成经掺杂层218。在又一些实施例中，可使用沉积与植入的组合来形成经掺杂层。经掺杂层218有助于矫正在沟槽212的蚀刻期间在侧壁214及底部216中形成的缺陷及损坏中的一些缺陷及损坏。在其中衬底202为P层(即，用正电荷掺杂剂轻掺杂)的实施例中，经掺杂层218可为P+层(即，用正电荷掺杂剂高度掺杂)。在沿着侧壁214及底部216沉积经掺杂层218之后，通常对整个衬底进行加热或退火以允许经掺杂层218中的掺杂剂扩散到侧壁214及底部216中而进入衬底202。在加热或退火之后，用另一材料(通常为氧化物)填充沟槽212的剩余部分(即，沟槽的尚未由层218填充的部分)以完成STI。
[0026]图2A到2C中所图解说明的STI减少暗电流，因为经掺杂层218作为空穴积累层操作。由沟槽壁处的缺陷引起的负电荷电荷(电子)流入经掺杂层218中，因为经掺杂层218为P+层，具有大的空穴浓度，负电荷可消失在其中，从而防止其产生暗电流。但经掺杂层218的使用具有重要的缺点。经掺杂层218的使用导致宽的总体STI宽度W，从而留下其中将形成像素的剩余部分的较少芯片“面积”。此外，来自经掺杂层218的掺杂剂可能在稍后的加热或退火期间扩散到光电二极管210中。来自经掺杂层218的掺杂剂的扩散可导致光敏区域中的较低全阱容量(FWC)。最后，在高纵横比沟槽中，可能难以沿着沟槽侧壁提供均匀钝化；通常，侧壁的最接近衬底表面的部分将具有比沟槽的下部部分高的钝化。
[0027]图3A到3B图解说明用于形成浅沟槽隔离(例如图1A中的STI166)的工艺的替代实施例。图3A图解说明工艺的初始部分，其中首先在衬底302的前表面303上沉积或生长氧化物层304且在氧化物层304上沉积掩模层306。在一个实施例中，衬底302可为P掺杂(即，用带正电荷掺杂剂轻度掺杂)外延硅层，但在其它实施例中，可使用其它类型的硅及/或其它类型的掺杂，例如P+、N-或N+。在所图解说明的实施例中，氧化物层304可为二氧化硅层(Si02)，但在其它实施例中，可使用其它类型的绝缘体，包含其它类型的氧化物。类似地，在所图解说明的实施例中，掩模层306可为光致抗蚀剂，但在其它实施例中，掩模层306可为较硬掩模,例如氮化娃(SiN)掩模。
[0028]一旦沉积，便以光刻方式图案化并部分地移除氧化物层304及掩模层306两者以形成暴露衬底302的前表面303的开口 308，使得可在衬底302中形成浅沟槽隔离。在所述图中以虚线展示光敏区310以给出其相对于STI的位置的概念，但在大多数实施例中，直到形成一个或一个以上STI之后才形成光敏区310，举例来说，如图1A中所展示。光敏区域310与STI之间的间隔未按比例绘制且在不同实施例中可不同于所展示的间隔。其它实施例还可包含光敏区域310与STI中间的介入元件。
[0029]图3B图解说明工艺中的下一步骤。以图3A中所图解说明的状态开始，向衬底302的经暴露表面303施加蚀刻剂以形成沟槽312。沟槽312包含一对侧壁314及一底部316且具有总体宽度W及总体深度H，从而赋予其纵横比H/W。在所图解说明的实施例中，沟槽312的横截面形状为梯形的，但在其它实施例中，沟槽312的横截面形状可不同(参见图5A到 5B)。
[0030]图3C图解说明工艺中的下一步骤。以图3B中所图解说明的状态开始，在沟槽312的侧壁314及底部316上沉积钝化层318。可使用各种技术来沉积钝化层318，包含化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、原子层沉积(ALD)或其它适合技术。ALD可为尤其有用的，因为其提供优越的膜质量及侧壁覆盖。如果使用在钝化层318的形成期间在沟槽312外部沉积任何钝化材料的沉积方法，那么可使用已知技术(例如借助对钝化层材料具选择性的蚀刻剂进行的蚀刻或例如化学机械抛光(CMP)等其它技术)从环绕沟槽312的场区移除所述钝化材料。
[0031]在一个实施例中，可沉积钝化层318使得其沿着侧壁及沿着底部具有大致I纳米(nm)与IOnm之间的厚度。在于沟槽侧壁上沉积钝化层318之后，如果有必要，那么可执行加热或退火。在一个实施例中，钝化层318可为具有固定负电荷的电介质，例如氧化铝(标称为A1203)、氧化铪(标称为Hf02)、氧化钽(标称为Ta205)、氧化错(标称为Zr02)、氧化钛(标称为Ti02)、氧化镧(标称为La203)、氧化镨(标称为Pr203)、氧化铺(标称为Ce02)、氧化钕(标称为Nd203)、氧化钷(标称为Pm203)、氧化衫(标称为Sm203)、氧化铕(标称为Eu203)、氧化礼(标称为Gd203)、氧化铺(标称为Tb203)、氧化镝(标称为Dy203)、氧化钦(标称为Ho203)、氧化铒(标称为Er03)、氧化钱(标称为Tm203)、氧化镱(标称为Yb203)、氧化镥(标称为Lu203)及氧化钇(标称为Y203)、其某一组合或此处未列出的某一其它带负电荷电介质。[0032]在其它实施例中，钝化层318可为经预应力的层。可通过以下步骤制作钝化层318的经预应力的实施例:以一方式形成所述层使得其在被沉积于沟槽的侧壁及底部上之后保留残余应力。在具有经预应力的钝化层318的实施例中，制作钝化层的材料可为带负电荷电介质、带正电荷电介质或中性(即，既不带正电荷又不带负电荷)电介质。在不同实施例中，钝化层中的残余应力可为压缩或拉伸应力。
[0033]图3D图解说明工艺中的下一步骤。以图3C中所展示的状态开始，在钝化层318上沉积绝缘层320。可使用用于沉积钝化层318的相同技术(例如原子层沉积(ALD))来沉积绝缘层320。在一个实施例中，绝缘层320可具有类似于钝化层318的厚度的厚度-大约为Inm到10nm。在一个实施例中，绝缘层320可由二氧化硅(标称为Si02)制成，但其它实施例可使用其它氧化物、氮化物或氮氧化物。
[0034]图3E图解说明工艺的最后部分。以图3D中所展示的状态开始，沉积填充物322 (在一个实施例中，其可为氧化物)以填充沟槽的剩余部分-即，沟槽312的尚未由钝化层318及绝缘层320填充的部分。在一个实施例中，填充物322可为用于绝缘层320的相同材料，但在其它实施例中，填充物322可为不同于绝缘层320的材料。在其中绝缘层320、填充物322为相同材料的实施例中，不需要单独地沉积填充物322，而是可在单个步骤中沉积绝缘层320及填充物322以填充沟槽312的尚未由钝化层318填充的剩余部分。换句话说，如果绝缘层320与填充物322为相同材料，那么可跳过绝缘层320的单独沉积而采用仅沉积填充物322。在氧化物填充结束时，完成STI350。根据此方法产生的STI350的一个重要优点是其导致比借助当前STI方法可能实现的宽度小的宽度W。较小的宽度W导致衬底上更多的空间可用于形成像素及其支持元件，从而意味着可在衬底上形成更多像素。这是因为不需要对侧壁进行掺杂来矫正缺陷/状态，因为带负电荷的层将致使在硅中存在镜像正电荷，其将基本上提供与P型掺杂剂层218将提供的功能相同的功能。
[0035]图4图解说明浅沟槽隔离(STI) 400的替代实施例。STI400在大多数方面类似于图3E中所展示的STI350且通过实质上相同的工艺产生。STI400与STI350之间的主要差异为，STI400包含插置于钝化层318与沟槽312的壁314及底部316之间的额外薄氧化物层402。薄氧化物层402可具有小于钝化层318的厚度或与其相同数量级的厚度；通常，额外氧化物层402的厚度应足够小使得其不阻止钝化层318执行其功能。
[0036]形成STI400的工艺在大多数方面类似于形成STI350的工艺，只不过在形成沟槽312之后，如图3B中所展示，在沟槽312的侧壁314及底部316上沉积薄氧化物层402。在一个实施例中，可通过经暴露侧壁及底部的自然氧化(举例来说，通过在形成沟槽312之后允许经暴露侧壁及底部保持在空气中或富氧环境中)而在侧壁及底部上形成薄氧化物层402。在另一实施例中，额外薄氧化物层402可为使用用于沉积钝化层的技术中的任一者(例如ALD)沿着侧壁及底部有意沉积的层。
[0037]图5A到5B图解说明可用于STI (例如STI350或STI400)的沟槽的横截面形状的实施例。图5A图解说明具有总体高度H及总体宽度W的梯形横截面及相对于底部成角度A的侧壁的沟槽。角度A可具有使得其为锐角或钝角的值。商H/W为沟槽的纵横比，且在不同实施例中，所述纵横比可为极低(即，宽而浅的沟槽)到极高(窄且深的沟槽)。图5B展示具有矩形而非梯形的横截面的沟槽；简单地说，矩形横截面形状即其中角度A具有实质上90°的值使得侧壁实质上垂直于底部的梯形横截面形状的特殊情况。与图5A中所展示的沟槽一样，比H/W为沟槽的纵横比，且在不同实施例中，所述纵横比可为极低(B卩，宽而浅的沟槽)到极高(窄且深的沟槽)。
[0038]图6图解说明用于形成像素的工艺的实施例。在图6中，某些框由虚线环绕，此指示那些框中所描述的行动可在一些实施例中使用，但不需要在每个实施例中使用。所述工艺在框602处开始。在框604处，在衬底的前表面上沉积氧化物层及掩模层(例如，参见图3A)。在框606处，图案化并蚀刻掩模层及氧化物层以暴露衬底的前表面的其中将形成沟槽的区域，且接着向衬底中蚀刻沟槽(例如，参见图3B)。
[0039]在框606之后，工艺600在一个实施例中直接地或在另一实施例中经由框608继续进行到框610。在继续进行通过框608的实施例中，在框608处，在沟槽侧壁及底部上形成薄氧化物层。所述工艺接着继续进行到框610，在框610中在薄氧化物层上形成钝化层(例如，参见图4)。在不继续进行通过框608的工艺600的实施例中，所述工艺从框606直接转到框610，在框610中在沟槽的侧壁及底部上直接形成钝化层(例如，参见图3C)。
[0040]在框610之后，工艺600在一个实施例中直接地或在另一实施例中经由框612及614中的一者或两者继续进行到框616。在直接继续进行到框616的实施例中，在形成钝化层之后，在框616处用例如氧化物等填充物填充沟槽的剩余部分-即，沟槽的尚未由钝化层占据的部分。在通过框612继续进行到框616的实施例中，在框612处对钝化层进行退火，且在框616处用例如氧化物等填充物填充沟槽的剩余部分-沟槽的尚未由钝化层占据的部分。最后，在从框610通过框612及614两者继续进行到框616的实施例中，在于框610处在沟槽侧壁及底部上沉积钝化层之后，在框612处对其进行退火。在框614处在钝化层上形成绝缘层，且接着在框616处用例如氧化物等填充物填充沟槽的剩余部分-即，沟槽的尚未由钝化层及绝缘层占据的部分(例如，参见图3D)。
[0041]在框616之后，在框618处，在衬底上形成剩余像素元件(例如光敏区、浮动扩散部、钉扎层、晶体管栅极等等)以完成像素及/或完整的图像传感器。
[0042]包含发明摘要中所描述内容的本发明的所图解说明实施例的以上描述并非打算为穷尽性或将本发明限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但如所属领域的技术人员将认识到，可在本发明的范围内做出各种等效修改。可根据以上详细描述对本发明做出这些修改。
[0043]所附权利要求书中所使用的术语不应理解为将本发明限制于说明书及权利要求书中所揭示的特定实施例。相反，本发明的范围将完全由所附权利要求书来确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。
【权利要求】
1.一种像素，其包括: 衬底，其具有前表面； 光敏区，其形成于所述衬底的所述前表面中或附近； 隔离沟槽，其邻近于所述光敏区而形成于所述衬底的所述前表面中，所述隔离沟槽包括: 沟槽，其形成于所述衬底的所述前表面中，所述沟槽包含底部及侧壁； 钝化层，其形成于所述底部及侧壁上； 填充物，其用以填充所述沟槽的未由所述钝化层填充的部分。
2.根据权利要求1所述的像素，其中所述钝化层为具有固定负电荷的电介质。
3.根据权利要求2所述的像素，其中具有固定负电荷的所述电介质为氧化铝(A1203)、氧化铪(Η--2)、氧化钽(TaO)或其某一组合。
4.根据权利要求1所述的像素，其中所述钝化层为经预应力的钝化层。
5.根据权利要求4所述的像素，其中所述钝化层经预应力而处于拉伸状态。
6.根据权利要求 4所述的像素，其中所述经预应力的钝化层为具有固定负电荷的电介质。
7.根据权利要求1所述的像素，其中所述钝化层具有在实质上I纳米与10纳米之间的厚度。
8.根据权利要求1所述的像素，其进一步包括形成于所述钝化层与所述沟槽的所述侧壁及底部之间的薄氧化物层。
9.根据权利要求1所述的像素，其中所述沟槽的所述侧壁实质上垂直于所述沟槽的所述底部。
10.根据权利要求9所述的像素，其中所述沟槽具有高的深宽比。
11.根据权利要求1所述的像素，其中氧化物层形成于所述填充物与所述钝化层之间。
12.—种方法,其包括: 在衬底的前表面中形成沟槽，所述沟槽包含侧壁及底部； 在所述沟槽的所述侧壁上及在所述沟槽的所述底部上形成钝化层； 填充所述沟槽的未由所述钝化层填充的部分。
13.根据权利要求12所述的方法，其中通过原子层沉积ALD来形成所述钝化层。
14.根据权利要求12所述的方法，其中所述钝化层为具有固定负电荷的电介质。
15.根据权利要求14所述的方法，其中具有固定负电荷的所述电介质为氧化铝(A1203)、氧化铪(Η--2)、氧化钽(TaO)或其某一组合。
16.根据权利要求12所述的方法，其进一步包括对所述钝化层施加预应力。
17.根据权利要求16所述的方法，其中对所述钝化层施加预应力包括对所述钝化层施加预应力使其处于拉伸状态。
18.根据权利要求12所述的方法，其进一步包括在所述钝化层与所述沟槽的所述侧及底部之间形成薄氧化物层。
19.根据权利要求18所述的方法，其中通过大气氧化自然地形成所述薄氧化物层。
20.根据权利要求12所述的方法，其进一步包括在所述衬底的所述前表面上或附近邻近于隔离沟槽形成光敏区。
21.根据权利要求12所述的方法，其中在填充物与所述钝化层之间形成氧化物层。
【文档编号】H01L27/146GK103681709SQ201310348812
【公开日】2014年3月26日 申请日期:2013年8月12日 优先权日:2012年8月16日
【发明者】钱胤, 戴幸志, 陈刚, 毛杜立, 文森特·韦内齐亚, 霍华德·E·罗兹 申请人:全视科技有限公司