一种浅沟槽隔离结构及其制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及特别涉及一种浅沟槽隔离结构及其制作方法。
【背景技术】
[0002]浅沟槽隔离(STI)技术是目前大规模集成电路制造中用于器件隔离的主要方法。随着半导体工艺进入深亚微米时代，0.13微米以下的器件，例如MOSFET (金属氧化物半导体晶体管)器件的体区和漂移区之间均采用浅沟槽隔离结构。
[0003]图1A为现有技术中形成有浅沟槽隔离结构的MOSFET器件的剖视图。如图1A所示，半导体衬底100中形成有浅沟槽隔离结构101，在半导体衬底100中的浅沟槽隔离结构101的两侧分别形成有N型阱区102A和P型阱区102B。在N型阱区102A内形成有MOSFET晶体管的源/漏极103，且在P型阱区102B内形成有MOSFET晶体管的漏/源极(未示出)。当在P型阱区102B对应的半导体衬底100上形成精确对准的光刻胶层104时，则N型阱区102A和P型阱区102B精确地形成在浅沟槽隔离结构101的两侧，电子在N型阱区102A和MOSFET晶体管的漏/源极103之间的移动路径N-N较长，同样地，空穴在P型阱区102B和MOSFET晶体管的源/漏极之间的移动路径也较长，因此，浅沟槽隔离结构101能够起到很好的隔离作用。
[0004]但是，随着半导体工艺尺寸的逐渐减小，实际工艺中，N型阱区102A和P型阱区102B很难精确地、对称地形成在浅沟槽隔离结构101的两侧。原因在于，如图1B所示，当在P型阱区102B对应的半导体衬底100上形成光刻胶层104时，由于工艺尺寸的缩小，光刻胶层104的边缘将不可避免地发生偏移。当光刻胶层104的边缘向P型阱区102B的一侧偏移时，以该光刻胶层104为掩膜经离子注入工艺形成的N型阱区102A将向P型阱区102B的一侧偏移，甚至使N型阱区102A越过浅沟槽隔离结构101，这样将导致电子在N型阱区102A和MOSFET晶体管的漏/源极103之间的移动路径N-N缩短，致使隔离性能降低而损害半导体器件的隔离性能。同样道理，当形成P型阱区102B的光刻胶层(未示出)的边缘向N型阱区102A的一侧偏移时，将导致空穴在P型阱区102B和MOSFET晶体管的源/漏极(未示出)之间的移动路径缩短，而降低隔离性能。
[0005]因此，需要一种新的浅沟槽隔离结构及其制作方法，以解决现有技术中存在的问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了克服目前存在的问题，本发明实施例一提供一种浅沟槽隔离结构的制作方法，包括:
[0008]a)提供半导体衬底；
[0009]b)在所述半导体衬底中形成具有第一宽度的第一沟槽；
[0010]c)采用CxF气体处理所述第一沟槽内暴露的所述半导体衬底，以在所述第一沟槽的侧壁和底部形成第一钝化层；
[0011]d)去除位于所述第一沟槽底部的所述第一钝化层；
[0012]e)采用各向同性刻蚀工艺刻蚀所述第一沟槽底部的所述半导体衬底，以形成具有第二宽度的第二沟槽，其中，所述第二宽度大于所述第一宽度；
[0013]f)刻蚀位于所述第二沟槽底部的部分所述半导体衬底，以形成具有第三宽度的第三沟槽，所述第三宽度小于所述第二宽度；
[0014]g)在所述第一沟槽、所述第二沟槽和所述第三沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。
[0015]进一步，在所述步骤e)之后和所述步骤f)之前，还包括以下步骤:
[0016]采用CxF气体处理所述第二沟槽内暴露的所述半导体衬底，以在所述第二沟槽的侧壁和底部形成第二钝化层；
[0017]去除所述第二沟槽底部的部分所述第二钝化层，暴露所述半导体衬底的一部分。
[0018]进一步，在所述步骤f)之后和所述步骤g)之前，还包括去除剩余的所述第一钝化层和所述第二钝化层的步骤。
[0019]进一步，所述CxF气体选自CF4、CHF3, C3F8, C3F9, C2F6, C4F8和C5F8中的一种或多种。
[0020]进一步，所述第一钝化层和所述第二钝化层均包含碳和氟元素。
[0021]进一步，所述第二沟槽具有圆弧形侧壁。
[0022]进一步，采用各向异性刻蚀工艺刻蚀位于所述第二沟槽底部的部分所述半导体衬底，以形成所述第三沟槽。
[0023]本发明实施例二提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括第一子浅沟槽隔离结构、位于所述第一子浅沟槽隔离结构正下方的第二子浅沟槽隔离结构和位于所述第二子浅沟槽隔离结构正下方的第三子浅沟槽隔离结构，所述第一子浅沟槽隔离结构具有第一宽度，所述第二子浅沟槽隔离结构具有第二宽度，所述第三子浅沟槽隔离结构具有第三宽度，其中，所述第二宽度大于所述第一宽度，且大于所述第三宽度。
[0024]进一步，所述第二浅沟槽隔离结构具有圆弧形的侧壁。
[0025]综上所述，根据本发明的制作方法，形成具有中间宽上下窄的特殊形状的浅沟槽隔离结构，保证了载流子在阱区和阱区相对侧的晶体管的源/漏极之间的移动路径，进而保证了其隔离性，同时还提升了 STI工艺的工艺窗口。
【附图说明】
[0026]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0027]附图中:
[0028]图1A为现有技术中形成有浅沟槽隔离结构的MOSFET器件的剖视图；
[0029]图1B为现有技术中形成N型阱区的光刻胶层发生偏移的示意图；
[0030]图2为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺流程图；
[0031]图3A-3I为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺过程中各步骤所获得的器件的剖视图；以及
[0032]图4为采用根据本发明的方法形成的浅沟槽隔离结构在形成N型阱区的光刻胶层时发生偏移的示意图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0035]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使