一种全隔离有源区结构的制备方法
【技术领域】
[0001]本发明属于半导体集成电路制造工艺技术领域，涉及一种全隔离有源区结构的制备方法。
【背景技术】
[0002]随着集成电路工艺的持续发展，器件特征线宽越来越小，由此带来了很多小尺寸效应如短沟道效应等，集成电路的功耗持续上升。另外，由于应用范围的不断扩大，使得空间应用对集成电路提出更高的要求，传统的CMOS集成电路面临更多的挑战。
[0003]为了消除栓锁效应(Latch-up)以及将高能粒子产生的离化效应催生了一种新的衬底材料:绝缘层上娃(Silicon On Insulator，S0I) dSOI材料可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应;采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。
[0004]目前比较广泛使用且比较有发展前途的SOI的材料主要有注氧隔离的SIMOX(Separat1n by Implanted Oxygen)材料、娃片键合和反面腐蚀的BESOI (Bonding-Etchback S0I)材料和将键合与注入相结合的Smart Cut SOI材料。在这三种材料中，S頂OX适合于制作薄膜全耗尽超大规模集成电路，BESOI材料适合于制作部分耗尽集成电路，而Smart Cut材料目前采用的主流SOI材料，S卩结合键合和离子注入/剥离工艺，在娃衬底上形成一层S0I。
[0005]现有的全隔离有源区结构需要结合键合和离子注入/剥离工艺预先制作出SOI衬底，然后在制作好的SOI衬底上再定义有源区，期间采用大剂量的离子注入以及硅片键合工艺，才能形成非常好的致密的绝缘层，其制作成本高，而且Smart cut获得的全隔离有源区结构的衬底中埋氧层和表面硅易产生剥落，会影响后续工艺及器件性能。
[0006]因此，本领域技术人员亟需提供一种全隔离有源区结构的制备方法，简化现有全隔离有源区结构的形成步骤，减少工艺的复杂性，降低成本，同时与现有的集成电路平面工艺相兼容。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种全隔离有源区结构的制备方法，简化现有全隔离有源区结构的形成步骤，减少工艺的复杂性，降低生产成本，同时与现有的集成电路平面工艺相兼容。
[0008]为了解决上述技术问题，本发明提供了一种全隔离有源区结构的制备方法，包括以下步骤:
[0009]步骤SOl，提供一半导体衬底，在所述半导体衬底上形成氧化层；
[0010]步骤S02，对所述氧化层图案化，以在所述氧化层中形成沟槽结构；
[0011 ]步骤S03，采用外延生长工艺在所述沟槽结构内形成预设厚度的外延层；
[0012]步骤S04，在所述外延层的上表面形成顶硅层，其中，所述顶硅层的上表面与所述氧化层的上表面平齐；
[0013]步骤S05，去除所述氧化层；
[0014]步骤S06，采用电解工艺将所述外延层电解为多孔硅；
[0015]步骤S07，采用热氧化工艺将所述多孔硅氧化为氧化硅，形成全隔离有源区结构。
[0016]优选的，所述步骤SOl中，所述半导体衬底为N型硅衬底。
[0017]优选的，采用化学气相沉积工艺在所述半导体衬底上淀积氧化层，所述氧化层的材料为氧化硅。
[0018]优选的，所述步骤S03中，所述外延层为P型硅外延层。
[0019]优选的，所述P型娃外延层的厚度为2nm?500nm。
[0020]优选的，所述步骤S04中，所述顶层硅为无掺杂硅或N型硅。
[0021 ]优选的，所述步骤S02中，采用光刻和刻蚀工艺对所述氧化层图形化。
[0022]优选的，所述沟槽结构的线宽为5nm?0.25um。
[0023]优选的，所述步骤S04中，在所述外延层的上表面形成顶硅层后，对所述顶硅层以及氧化层进行平坦化工艺，以使所述顶硅层的上表面与所述氧化层的上表面保持平齐。
[0024]优选的，所述步骤S05中，采用干法刻蚀工艺或湿法刻蚀工艺去除所述氧化层。
[0025]本发明提供了一种全隔离有源区结构的制备方法，通过电解工艺将外延层电解为多孔硅，再通过热氧化工艺将多孔硅氧化为氧化硅，不仅能形成较好的致密绝缘层，避免了有源区剥离的风险，降低了生产成本，相比现有的全隔离有源区结构的形成工艺，省去了在SOI衬底上定义有源区的步骤，避免采用大剂量的离子注入以及硅片键合工艺，简化了工艺步骤，且工艺可控，同时与现有的集成电路平面工艺相兼容。
【附图说明】
[0026]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为本发明提出的全隔离有源区结构的制备方法的流程示意图；
[0028]图2-图8为本发明提出的全隔离有源区结构的工艺步骤的示意图。
【具体实施方式】
[0029]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0030]上述及其它技术特征和有益效果，将结合实施例及附图对本发明提出的全隔离有源区结构的制备方法进行详细说明。图1为本发明提出的全隔离有源区结构的制备方法的流程示意图；图2-图8为本发明提出的全隔离有源区结构的工艺步骤的示意图。
[0031]如图1所示，本发明提供了一种全隔离有源区结构的制备方法，包括以下步骤:
[0032]步骤SOl，提供一半导体衬底10，在半导体衬底10上形成氧化层20。
[0033]如图2所示，具体的，本步骤中，半导体衬底10可为单晶硅、多晶硅或非晶硅，本实施例中的半导体衬底10优选为N型硅衬底。本实施例中不限于采用化学气相沉积工艺在半导体衬底10上淀积氧化层20，氧化层20的材料优选为氧化硅。可通过控制工艺时间，可以控制所沉积的氧化层20的厚度。
[0034]步骤S02，