专利名称：一种保护有源区面积的浅结隔离槽工艺的制作方法
技术领域：
本发明属于集成电路工艺技术领域，具体涉及一种保护有源区面积的新STI工艺。
背景技术：
在当今先进的半导体工艺技术中，浅结隔离槽(STI)技术是前道工艺中最重要和最难做的工艺模块。尽管此模块工艺已经被广泛地应用于0.25微米及以下的先进半导体制造工艺技术之中，但随着工艺技术的不断升级换代，它的工艺方法也在不断地改进和发展。对于STI的基本技术要求是当大量的晶体管等器件集成到越来越小的芯片上的时候，它能很好地起到把每一个微小器件绝缘隔离开的作用，同时又不会影响这些器件的工作特性。而事实上是人们在硅片上刻出一条条精细的STI绝缘槽的时候，周围器件的特性对于这些STI槽的形状非常敏感，原因是STI的形状同时也决定了器件有源区的形状和大小，当这些有源区被加上一定电压后，在它的边角部位就会产生很强的区域电场，从而影响和改变相关晶体管等小器件的工作特性，因此，人们花费了很大的精力来改善STI边角的形状，以期得到最理想的器件特性。例如，现在人们比较普遍采用的一种改善STI边角形状的工艺叫做pull-back工艺，即在STI刻蚀步骤之后，用稀释的HF酸快速漂一下硅片表面，这样可以把夹于硅衬底和氮化硅硬模之间的氧化硅薄层自STI的边缘口子往回缩进去一点点(大概二、三百)，使得在下一步的liner oxidation过程中，可以把STI的边角做得比较圆滑，从而避免了在这些STI的边角部位产生大电场，保证晶体管等器件的特性完美无缺。但是，这样的pull-back工艺虽然改进了STI的边角形状，使其变圆，但同时却必然地缩小了有源区的有效面积，这对于追求高密度的大集成电路工艺来讲，是一个后退，会严重影响器件的高密度和CD控制等，特别是对于存储器等高密度器件的影响更是严重。因此对于这些高密度要求的器件，人们会以牺牲部分器件特性的方式来获得器件的高密度，条件是只要它们工作正常。由此可见，对于不同的产品，STI的工艺要求会有所不同。
随着器件集成度的提高，在同一块芯片上往往集成了多种不同的电路和器件，例如一块数模电路芯片上同时含有嵌入式的存储器。对于这样的芯片制造工艺，人们既要保证核心逻辑电路的高性能又要尽量增加存储器的容量和密度，为此，上面所提到的STI工艺就会面临是否需要pull-back等这样能够改进STI形状、但同时又会减小有源区面积的工艺的问题？怎样做到两者兼顾将是工艺工程师们必须面临和解决的问题。本发明就是准对这个两面其难的问题提出了一个很好的解决方案。它就是用比常规STI工艺增加一块MASK的方法，把需要高密度的硅片区和需要高性能的硅片区分开来，进行不同的STI工艺方案，但这两种STI工艺方案又能同时进行，互不影响，从而有效解决上面碰到的两难问题。
发明内容
本发明的目的在于提出一种在同一芯片上既可以制造有圆滑边角的浅结隔离槽(STI)又可以制造出有最大有源区面积的浅结隔离槽(STI)工艺，从而使得各种高密度的嵌入式存储器件工艺与高性能的标准逻辑电路工艺能够很好地结合在一起。
本发明提出的保护有源区面积的浅结隔离槽(STI)工艺，是在进行STI工艺的过程中，通过一掩膜板(MASK)将整个芯片分解成二个不同的区域，分别用于制造存储器电路和其他逻辑电路，上述用于制造存储器电路的区域称为保护区域，用于制造其他逻辑电路的区域称为非保护区域。
上述工艺的流程是A.淀积氧化硅和氮化硅层，其中，氧化硅厚度为5-20nm；氮化硅厚度为100nm-250nm；B.用STI MASK定义出浅结隔离槽(STI)和有源区区域，即光刻工艺；C.刻蚀氧化硅，把STI区域暴露出来；D.用CVD方法淀积一层氧化硅，其厚度为10-50nm；E.对此氧化硅层进行SPACER工艺刻蚀，使其在氮化硅的断面形成小的氧化硅边墙(SPACER)；F.刻蚀硅，即STI刻蚀，STI深度为30-50nm；G.用特定MASK定义出需要被保护的区域(用于制造高密度存储器电路的区域)，即用光刻胶覆盖住需要被保护的区域；H.对非保护区域(用于制造其他高性能逻辑电路的区域)即暴露区的STI进行pull-back工艺处理，用以改善STI边角形状；I.去胶和清洗；J.生长STI liner-oxide，氧化硅厚度为15到25nm；K.HDP氧化硅填充淀积，氧化硅厚度为30到80nm；L.STI平整化，即STI CMP工艺。
本发明用比常规STI工艺多增加一块MASK的方法，把一张硅片定义为被保护区与暴露区2个区域。在被保护区域中，STI工艺不采用pull-back等影响有源区面积的工艺，以获得最大的有源区面积，用以制备存储器等高密度器件；而在暴露区(或说不被保护的区域)，STI工艺可以采用pull-back等用以改善STI边角形状的工艺，从而获得最佳的器件特性。为此，需要在STI的工艺流程中，在氮化硅刻蚀步骤之后，增加一步CVD氧化硅淀积，此薄层氧化硅将被进行SPACER工艺刻蚀，在氮化硅的断面形成小的氧化硅边墙(SPACER)，用以保护需要被保护的有源区边缘；然后才用新增的MASK定义出被保护硅片区与暴露硅片区，即用光刻胶覆盖住需要被保护的区域；用pull-back等工艺对暴露区的STI进行边角处理工艺，处理完后，进行去胶和清洗，然后再进行共同的liner-oxide生长和HDP氧化硅填充淀积，这样两种不同形状的STI就被同时制作在一片硅片之上，用以满足上面提到的不同的器件和电路的要求。
图1为STI Hard Mask氧化硅和氮化硅生长的示意图。
图2表示STI区定义光刻+氮化硅刻蚀的示意图。
图3为淀积一层薄氧化硅后的示意图。
图4为氧化硅薄层SPACER刻蚀的示意图。
图5表示STI硅刻蚀后的示意图。
图6表示用一张MASK覆盖被保护区的示意图。
图7为在非保护区进行STI pull-back工艺HF dip的示意图。
图8表示去胶和清洗后的示意图。
图9表示生长STI liner-oxide后的示意图。
图10表示STI HDP oxide填充的示意图。
图11表示STI平整化(CMP)后的示意图。附图标号说明1为硅衬底、2为氧化硅层、3为氮化硅层、4为氧化硅层、5为光刻胶、6为liner-oxide氧化硅、7为HDP氧化硅。
具体实施例方式
本发明是在常规STI工艺中，以增加一张MASK和相关工艺步骤的方法来达到上面所说的目的，因此，下面列出本发明工艺方法的主要工艺步骤(特别是与常规STI工艺流程不同的工艺步骤)，即在STI的工艺流程中，在STI平整化之前的工艺，此后的工艺与其它常规的STI流程中工艺一致，不在此重复。
下面即为此STI的工艺流程中，在STI CMP之前的工艺步骤(参见
)1.淀积氧化硅和氮化硅层，作为STI定义的HARD MASK，其厚度分别为氧化硅10nm；氮化硅200nm；(图1)2.用STI MASK定义出STI和有源区区域，即光刻工艺3.刻蚀氧化硅，把STI区域暴露出来；(图2)
4.用CVD方法淀积一层氧化硅，其厚度为30nm；(图3)5.对此氧化硅层进行SPACER工艺刻蚀，使其在氮化硅的断面形成小的氧化硅边墙(SPACER)；(图4)6.刻蚀硅，即STI刻蚀，STI深度为35nm；(图5)7.用一张MASK(新增)定义出需要被保护的区域，即用光刻胶覆盖住需要被保护的区域；(图6)8.对不被保护硅片区(暴露区)的STI进行pull-back等用以改善STI边角形状的工艺，即2％HF dip 1分钟；(图7)9.去胶和清洗；(图8)10.生长STI liner-oxide，氧化硅厚度为20nm；(图9)11.HDP氧化硅填充淀积，氧化硅厚度为70nm；(图10)12.STI平整化，即STI CMP工艺(图11)本发明提出了一种新的STI工艺流程，优点是可以在同一芯片上同时制造出两种不同的STI，分别应用于高性能逻辑器件和其他嵌入式高密度存储器等高密度器件的制造。
权利要求
1.一种保护有源区面积的浅结隔离槽技术工艺，其特征在于在进行STI工艺的过程中，通过一掩膜板将整个芯片分解成二个不同的区域，分别用于制造存储器电路和其他逻辑电路，上述用于制造存储器电路的区域称为保护区域，用于制造其他逻辑电路的区域称为非保护区域。
2.根据权利要求1所述的浅结隔离槽技术工艺，其特征在于具体流程如下a)淀积氧化硅和氮化硅层，其中，氧化硅厚度为5-20nm；氮化硅厚度为100nm-250nm；b)用STI MASK定义出浅结隔离槽和有源区区域；c)刻蚀氧化硅，把STI区域暴露出来；d)用CVD方法淀积一层氧化硅，其厚度为10-50nm；e)对此氧化硅层进行SPACER工艺刻蚀，使其在氮化硅的断面形成氧化硅边墙；f)STI刻蚀，STI深度为30-50nm；g)用光刻胶覆盖住需要保护的区域；h)对暴露区的STI进行pull-back工艺处理，用以改善STI边角形状；i)去胶和清洗；j)生长STI liner-oxide，氧化硅厚度为15-25nm；k)HDP氧化硅填充淀积，氧化硅厚度为30-80nm；l)STI平整化。
全文摘要
本发明为一种保护有源区面积的新STI工艺。随着集成电路器件集成度的不断提高，在同一块芯片上往往集成了多种不同的电路和器件。对于这样的芯片制造工艺，人们既要保证核心逻辑电路的高性能又要尽量增加存储器的容量和密度。为此，本发明提出了一种新的STI工艺，把需要高密度的硅片区和需要高性能的硅片区分开来，即在被MASK保护的区域，不采用pull－back等影响有源区面积的工艺，以获得最大的有源区面积，用以制备存储器等高密度器件；而在不被MASK保护的区域，采用pull－back等用以改善STI边角形状的工艺，以获得最佳的器件特性。
文档编号H01L21/76GK1632937SQ20041006783
公开日2005年6月29日 申请日期2004年11月4日 优先权日2004年11月4日
发明者陈寿面, 杨左娅 申请人:上海华虹(集团)有限公司, 上海集成电路研发中心有限公司