一种用于平坦化浅沟槽隔离结构的方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种用于平坦化浅沟槽隔离结构的方法。
【背景技术】
[0002]完整的电路是由分离的器件通过特定的电学通路连接起来的，在集成电路制造工艺中必须把器件隔离开，隔离不好会造成漏电、闩锁效应等。现有的隔离工艺通常包括局部硅氧化(LOCOS)工艺和浅沟槽隔离(STI)工艺。LOCOS工艺操作简单，在微米及亚微米工艺中得到了广泛应用，但LOCOS工艺具有一系列缺点，诸如鸟嘴问题以及场氧减薄效应等。STI工艺克服了 LOCOS工艺的局限性，其具有优异的隔离性能、超强的闩锁保护能力、平坦的表面形状、对沟槽没有侵蚀且与化学机械抛光(CMP)技术兼容。因此，在0.25μπι及以下的工艺，都采用STI工艺作为器件之间隔离的主要技术。STI工艺的主要步骤包括在衬底上刻蚀浅沟槽、进行二氧化硅沉积以及用CMP技术进行表面平坦化。
[0003]在STI平坦化过程中，STI微划痕是一种常见的缺陷，也是目前排名第一的良率致命缺陷。要改善良率，使缺陷密度(DO)达到世界先进水平，必须对STI微划痕进行改善。
[0004]STI微划痕的来源主要来自STI CMP采用的研磨液的结晶、机台自身的颗粒源以及晶圆本身带来的颗粒源。现有的改善方法主要针对机台端进行，如缩短研磨垫(pad)/研磨垫整理器(condit1n disk)/管路的更换周期、定期冲洗研磨液等。这种方法随着部件寿命的增长，效果会变差并且不稳定，无法对划痕进行明显的改善。此外，这种方法对于晶圆本身带来的颗粒源，无法进行有效彻底的改善。在STI CMP之前，对晶背进行缺陷扫描，可以发现大量的颗粒源。通过分析发现这些颗粒源是氧化物。由于现有方法没有针对晶圆本身的颗粒源进行改善，因此其会在后续的CMP过程中造成大量微划痕的形成。
【发明内容】
[0005]针对现有技术的不足，本发明提供了一种用于平坦化STI结构的方法，包括:提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层；研磨所述介电层的一部分；对所述晶圆执行第一清洗步骤；以及研磨剩余的介电层和所述硬掩膜层的至少一部分。
[0006]可选地，所述第一清洗步骤包括:采用氨水结合超声波清洗所述晶圆；采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。
[0007]可选地，在第一压盘上研磨所述介电层的一部分。
[0008]可选地，在第二压盘上研磨剩余的介电层和所述硬掩膜层的至少一部分。
[0009]可选地，所述方法进一步包括:在研磨剩余的介电层和所述硬掩膜层的至少一部分之后，研磨所述晶圆的表面以去除所述晶圆上的研磨残留物。
[0010]可选地，在第三压盘上研磨所述晶圆的表面。
[0011]可选地，所述方法进一步包括:在研磨所述晶圆的表面之后，对所述晶圆执行第二清洗步骤。
[0012]可选地，所述第二清洗步骤包括:采用氨水结合超声波清洗所述晶圆；采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。
[0013]可选地，在所述半导体衬底和所述硬掩膜层之间形成有缓冲氧化层。
[0014]根据本发明另一方面，还提供了一种用于平坦化STI结构的方法，包括:提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层；对所述晶圆执行第一清洗步骤；以及研磨所述介电层和所述硬掩膜层的至少一部分。
[0015]可选地，所述第一清洗步骤包括:采用氨水结合超声波清洗所述晶圆；采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。
[0016]可选地，研磨所述介电层和所述硬掩膜层的至少一部分包括:在第一压盘上研磨所述介电层的一部分；在第二压盘上研磨剩余的介电层和所述硬掩膜层的所述至少一部分。
[0017]可选地，所述方法进一步包括:在研磨所述介电层和所述硬掩膜层的至少一部分之后，研磨所述晶圆的表面以去除所述晶圆上的研磨残留物。
[0018]可选地，在第三压盘上研磨所述晶圆的表面。
[0019]可选地，所述方法进一步包括:在研磨所述晶圆的表面之后，对所述晶圆执行第二清洗步骤。
[0020]可选地，所述第二清洗步骤包括:采用氨水结合超声波清洗所述晶圆；采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。
[0021]可选地，在所述半导体衬底和所述硬掩膜层之间形成有缓冲氧化层。
[0022]根据本发明提供的用于平坦化STI结构的方法，在研磨剩余的介电层和硬掩膜层的步骤之前，对晶圆进行清洗。本发明的方法可以减少晶圆本身带来的颗粒源，从而可以改善STI微划痕，进而改善半导体器件的良率，提高半导体器件的性能。
[0023]为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。
【附图说明】
[0024]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中:
[0025]图1a-1d示出根据本发明一个实施例的实施用于平坦化STI结构的方法的关键步骤时的晶圆的一部分的剖面示意图；
[0026]图2示出根据本发明一个实施例的用于平坦化STI结构的方法的流程图；
[0027]图3a_3c示出根据本发明另一个实施例的实施用于平坦化STI结构的方法的关键步骤时的晶圆的一部分的剖面示意图；以及
[0028]图4示出根据本发明另一个实施例的用于平坦化STI结构的方法的流程图。【具体实施方式】
[0029]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0030]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的用于平坦化STI结构的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0031]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0032]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
[0033]实施例一
[0034]下面，参照图1a-1d以及图2来描述本发明提出的用于平坦化STI结构的方法的详细步骤。
[0035]图1a-1d示出根据本发明一个实施例的实施用于平坦化STI结构的方法的关键步骤时的晶圆的一部分的剖面示意图。
[0036]参考图1，提供晶圆100。图1a-1d中示出晶圆100的一部分。所述晶圆100包括半导体衬底101和在所述半导体衬底101中形成的沟槽，所述半导体衬底101上形成有硬掩膜层103，并且所述硬掩膜层103上和所述沟槽内形成有介电层104。
[0037]所述半导体衬底101的构成材料可以是以下所提到的材料中的至