一种刻蚀方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及能够保护浮置栅侧壁并且形成较好的有源区角的刻蚀方法及通过该方法制造的产品。
【背景技术】
[0002]ΕΤ0Χ闪存是一种类型的可擦除可编程只读存储器(EPR0M)，其中包含薄的隧道氧化物结构，因此被称为 “ETOX”(Electron Tunnel Oxide Device)闪存。
[0003]在ETOX闪存中，浮置栅(FG)用于存储电子以实现“ 1”或“0”。浮置栅通常由多晶硅形成。随着闪存的尺寸不断缩小，浮置栅长度和有源区(AA)宽度也不断缩小。因此浮置栅和有源区的尺寸和形状对于闪存的特性具有很大影响。
[0004]自对准浅槽隔离(STI)技术是在浮置栅型闪存中形成浮置栅的一种方法。然而，在实际制造过程中，发现在STI沟槽硅刻蚀的过程中，通常会对浮置栅的侧壁造成损坏。
[0005]图1A至图1E示出了现有技术中对多晶硅和有源区的进行STI刻蚀的流程图。
[0006]图1A示出在半导体衬底上形成有源区101之后，在有源区上依次形成隧道氧化物层102、多晶硅层103和氮化硅层104、硬掩膜层105。然后，在硬掩膜105上涂覆光刻胶106，进行光刻以便形成图形。然后，以光刻胶106为掩膜，对硬掩膜层105进行刻蚀以形成开口，再以带开口的硬掩膜层105为掩膜，刻蚀氮化硅层104、多晶硅层103和隧道氧化物层102，以暴露部分有源区101，最后去除硬掩膜层105，得到如图1B所示的半导体结构。
[0007]然后，如图1C所示，对有源区101进行刻蚀，以形成沟槽。
[0008]然后，如图1D所示，在暴露的沟槽表面上形成氧化物内衬107。例如，该氧化物内衬107可通过炉管加热氧化来形成。最后，在沟槽中填充氧化物，并进行化学机械抛光以使晶片表面平坦。
[0009]然而，在当前工艺条件下，在如图1C所示的STI沟槽硅刻蚀的过程中，裸露的多晶硅层103经常被消耗，该多晶硅层103在后续半导体器件制造过程中通常用作浮置栅，因此，图1C所示的STI沟槽硅刻蚀的过程对浮置栅的侧壁造成损坏。使得所形成的多晶硅层103的实际尺寸与设计尺寸之间往往存在很大的误差，严重影响闪存的性能。
[0010]因此，需要一种在半导体的制造过程中能够保护浮置栅侧壁并且形成较好的有源区角的工艺方法。
【发明内容】
[0011]本发明的目的是提供一种刻蚀方法，该刻蚀方法能够保护浮置栅侧壁并且形成较好的有源区角。
[0012]根据本发明的一个方面，提供一种半导体器件制作方法，包括:a)提供半导体衬底，所述半导体衬底具有有源区在所述有源区上依次形成隧道氧化物层、多晶硅层、掩膜层山)依次刻蚀掩膜层、多晶硅层和隧道氧化物层，形成沟槽；c)在所述沟槽侧壁上形成保护膜；d)继续刻蚀所述有源区，形成隔离沟槽；以及e)去除所述保护膜。
[0013]根据本发明的一个方面，前述方法中，步骤b)中采用等离子体刻蚀工艺，步骤c)中所述保护膜为执行步骤b)过程中形成的刻蚀副产品的聚合物。
[0014]根据本发明的一个方面，前述方法中，重复所述步骤c)和步骤d)，直到达到预定的刻蚀深度。
[0015]根据本发明的一个方面，前述方法中，所述步骤c)包括在刻蚀室增加一定量的刻蚀副产品聚合物。
[0016]根据本发明的一个方面，前述方法中，通过灰化去除所述副产品聚合物。
[0017]根据本发明的一个方面，前述方法中，通过清洗去除所述副产品聚合物。
[0018]根据本发明的一个方面，前述方法还包括:在所述隔离沟槽内壁形成内衬氧化物；填充所述隔离沟槽。
[0019]根据本发明的一个方面，前述方法中，通过炉管加热氧化来形成所述内衬氧化物。
[0020]根据本发明的一个方面，前述方法中，通过离子体增强化学气相沉积(PECVD)、旋涂沉积、快速气相沉积、可流动膜沉积在所述隔离沟槽中填充氧化硅。
[0021]与现有技术相比，本发明的优点包括:
[0022]根据本发明的刻蚀方法，在对有源区进行刻蚀之前，在多晶硅沟槽的侧壁上形成保护膜，从而保护多晶硅在有源区硅刻蚀期间不被损坏，同时所形成的有源区角暴露得更多并且该有源区角更圆。
【附图说明】
[0023]为了进一步阐明本发明的各实施例的以上和其他优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，放大了层和区域的厚度。相同或相应的部件将用相同或类似的标记表示。
[0024]图1A至图1D示出了现有技术中对多晶硅和有源区的进行STI刻蚀的过程的剖面示意图。
[0025]图2A至图2F示出根据本发明的一个实施例的对多晶硅和有源区的进行STI刻蚀的过程的剖面示意图。
[0026]图3示出根据本发明的一个实施例的对多晶硅和有源区的进行STI刻蚀的过程的流程图。
【具体实施方式】
[0027]在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此夕卜，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
[0028]图2A-2F示出根据本发明的一个实施例的对多晶硅和有源区的进行STI刻蚀的过程的剖面示意图。
[0029]如图2A所示，首先，通过掺杂工艺在半导体衬底上形成有源区201。掺杂是将杂质有意地引入半导体以改变其电学性质的过程。所选的特定掺杂物可至少部分地取决于最终开关组件中期望的特定性质、要掺杂的半导体材料的特性、本文中未讨论的其它因素、或以上的组合。示例性掺杂物可包括但不限于族III和族V元素。在半导体材料是族IV材料(例如，硅、锗以及碳化硅)的诸个实施例中，族III或族V元素可用作掺杂物。具体的示例性掺杂物可包括但不限于:硼(B)、砷(As)、磷(P)和镓(Ga)。
[0030]然后，在有源区201上通过适当的