专利名称：一种cmos有源区隔离工艺的制作方法
技术领域：
本发明涉及一种有源区隔离工艺，尤其是一种CMOS有源区隔离工艺，具体地说是 特征尺寸在0. 25 μ m及以上的体硅CMOS和SOI (Silicon On Insulator) CMOS的有源区 隔离工艺。
背景技术：
CMOS工艺中常用的有源区间隔离方式有普通L0C0S (LOCal Oxidation of Silicon)隔离、PBL (Poly-Buffered L0C0S)隔离、SPOT (Self-Aligned Planar-Oxidation Technology)隔离、Recessed LOCOS隔离和STI隔离(浅槽隔离)等。除了这些比较成熟的隔 离工艺，其他的隔离方法被不断地提出来，如横向密封L0C0S隔离、SWAMKSideWAll-Masked Isolation Technique)等。每种隔离技术都有其自身的优势和缺陷。普通L0C0S隔离的优点是工艺简单、成熟、可靠，但由于其产生的鸟嘴长，只能进 行有源区间距尺寸较大的隔离工艺中(主要应用在特征尺寸在0. 5 μ m以上的CMOS工艺 中)，无法满足深亚微米电路对隔离的要求。STI隔离工艺的工艺成本高、工艺控制困难、对 工艺设备的要求较高，如必须要有CMP (Chemical Mechanical ￡olishing)设备等，因此目 前主要应用在小特征尺寸的CMOS工艺中(如0. 25 μ m以下的CMOS工艺中)，0. 25 μ m以上的 工艺基本上还是采用其他的隔离技术。Recessed L0C0S隔离技术采用先刻蚀一定厚度的 Si衬底，再进行L0C0S氧化的方法，使得该工艺和通常的L0C0S工艺相比减小了鸟嘴长度， 可以实现更小有源区间距的隔离，但由于表面形貌不好，有源区和场区之间存在一个凹槽， 使得该工艺的隔离深度有限，限制了该工艺的应用。在这些常规隔离工艺技术上发展的多 种横向密封的隔离技术，在一定程度上缓解了隔离氧化的鸟嘴长度问题，但这些隔离技术 要么是工艺过程复杂，要么是存在一些特殊的普通CMOS工艺线不具备的工艺条件，使这些 隔离技术并不具有很好的工程实用性。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种CMOS有源区隔离工艺，其 工艺操作简单，隔离后的鸟嘴减小，满足深亚微米COMS工艺的隔离要求，适用范围广。按照本发明提供的技术方案，所述CMOS有源区隔离工艺，所述有源区隔离工艺包 括如下步骤
a、提供第一导电类型衬底，并在所述第一导电类型衬底上形成第二导电类型阱区；b、 在第一导电类型衬底对应于形成第二导电类型阱区的表面上依次设置第一阻挡层及第二 阻挡层；C、在上述第二阻挡层上涂布光刻胶，并通过曝光和显影，去除场区上的光刻胶，保 留有源区上的光刻胶；d、去除场区上相对应的第二阻挡层及第一阻挡层，使第一导电类型 衬底上场区相对应的表面暴露；e、在上述第一导电类型衬底的场区上刻蚀形成隔离沟槽， 并去除有源区上的光刻胶；f、在上述第一导电类型衬底上依次设置第一侧墙层及第二侧墙 层，所述第一侧墙侧及第二侧墙层覆盖于有源区相对应的第二阻挡层及隔离沟槽德侧壁与槽底上；g、去除有源区及隔离沟槽槽底上相应的第二侧墙层，保留隔离沟槽侧壁上相应的 第二侧墙层，在隔离沟槽内形成对应分布的侧墙；h、利用热氧化工艺，在第一导电类型衬底 的场区上氧化得到隔离层；i、去除有源区上相应的第一侧墙层及第二阻挡层，并除去第一 导电类型衬底上场区相对应的侧墙；j、去除第一导电类型衬底上的第一阻挡层，在第一导 电类型衬底上得到通过隔离层相隔离的有源区。所述第一导电类型衬底包括体硅或S0I。所述第一阻挡层为SiO2层，所述第二 阻挡层为SiN层。所述第一阻挡层通过热氧化生长在第一导电类型衬底上，第一阻挡层 的厚度为20ηπΓ40ηπι;第二阻挡层通过LPCVD淀积在第一阻挡层上，第二阻挡层的厚度为 100nm 200nm。所述隔离沟槽的深度为200ηπΓ400ηπι。所述第一侧墙层为SW2层，第二侧墙层为 SiN层。所述第一侧墙层通过热氧化生长在第二阻挡层及隔离沟槽内；第一侧墙层的厚度 为2(T40nm ；所述第二侧墙层通过LPCVD方式淀积在第一侧墙层上，所述第二侧墙层的厚度 为 100 200nm。所述步骤g中，通过各向异性的等离子干法刻蚀，去除有源区及隔离沟槽槽底上 相应的第二侧墙层，保留隔离沟槽侧壁上相应的第二侧墙层，在隔离沟槽内形成对应分布 的侧墙。所述隔离层为SiO2层，所述隔离层的厚度为eOOnnTSOOnm。所述步骤j中，利用氢 氟酸溶液去除第一导电类型衬底有源区上相应的第一阻挡层。所述“第一导电类型”和“第二导电类型”两者中，对于N型CMOS器件，第一导电 类型衬底指N型，第二导电类型为P型；对于P型CMOS器件，第一导电类型衬底与第二导电 类型所指的类型与N型半导体器件正好相反。本发明的优点通过各向异性的等离子干法刻蚀，在隔离沟槽内得到侧墙，可以使 隔离氧化后的鸟嘴减小，使有源区的隔离间距缩小，且有源区与场区更加平坦，满足深亚微 米CMOS工艺的隔离要求，可以适用于特征尺寸0. 25 μ m及以上的体硅CMOS和SOKSilicon On Insulator) CMOS的有源区隔离工艺，工艺操作简单。
图广图9为本发明衬底为体硅CMOS隔离工艺具体工艺实施的剖面图，其中 图1为本发明所使用的已形成阱区的衬底剖面示意图2为本发明完成第一阻挡层生长和第二阻挡层淀积后的剖面示意图； 图3为本发明完成场区对应的第二阻挡层刻蚀后的剖面示意图； 图4为本发明完成场区对应第一阻挡层刻蚀后的剖面示意图； 图5为本发明完成第二侧墙层淀积后的剖面示意图； 图6为本发明完成侧墙腐蚀后的剖面示意图； 图7为本发明完成场区氧化后的剖面示意图； 图8为本发明完成去第二侧墙层后的剖面示意图； 图9本发明去除第一阻挡层后的剖面示意图10为本发明SOI CMOS隔离工艺实施后的剖面示意图，具体工艺步骤和过程同体硅 CMOS的工艺过程图广9。
具体实施例方式下面结合具体附图和实施例对本发明作进一步说明。如图广10所示本发明包括第一导电类型衬底100、第二导电类型阱区101、第一 阻挡层102、第二阻挡层103、光刻胶104、第一侧墙层105、第二侧墙层106、侧墙107、隔离 层108及埋层二氧化硅109。为了对CMOS器件的有源区进行隔离，同时减小隔离氧化后鸟嘴，使有源区隔离间 距缩小、场区与有源区更加平坦，所述CMOS有源区隔离工艺包括如下步骤
a、提供第一导电类型衬底100，并在所述第一导电类型衬底100上形成第二导电类型 阱区101，如图1所示；
所述第一导电类型衬底100可以为体硅，也可以为SOI ；当第一导电类型衬底100为N 型衬底时，所述第二导电类型阱区101为P型阱区；当第一导电类型衬底100为P型衬底 时，所述第二导电类型阱区101为N型阱区；所述第二导电类型阱区101的形成为常规形成 工艺，即通过光刻、离子注入和退火等工艺，在第一导电类型衬底100上形成第二导电类型 阱区101 ；
b、在第一导电类型衬底100对应于形成第二导电类型阱区101的表面上依次设置第一 阻挡层102及第二阻挡层103，如图2所示；
所述第一阻挡层102为Si02层，所述第二阻挡层103为SiN层；第一阻挡层102通过 热氧化生长在第一导电类型衬底100上，第一阻挡层102的厚度为20rniT40nm ；第二阻挡 层103通过LPCVD (低压气相化学淀积)方式淀积在第一阻挡层102上，第二阻挡层103为 10(T200nm ；第一阻挡层102与第二阻挡层103的形成工艺均为常规工艺；
c、在上述第二阻挡层103上涂布光刻胶104，并通过曝光和显影，去除场区上的光刻胶 104，保留有源区上的光刻胶104 ；
所述有源区上的光刻胶104可以作为后续腐蚀的阻挡层，场区上去除光刻胶104后，能 够对第一导电类型衬底100的场区进行相应操作；
d、去除场区上相对应的第二阻挡层103及第一阻挡层102，使第一导电类型衬底100上 场区相对应的表面暴露，如图3所示；
图A-3中，显示了第一导电类型衬底100上场区去除第二阻挡层103后的结构示意图； 利用等离子体干法刻蚀工艺刻蚀第一阻挡层102及第二阻挡层103，第一导电类型衬底100 上与场区相对应的表面暴露后，能够通过后续工艺对场区进行相应的操作；
e、在上述第一导电类型衬底100的场区上刻蚀形成隔离沟槽，并去除有源区上的光刻 胶104，如图4所示；
所述第一阻挡层102、第二阻挡层103及其上的光刻胶104作为沟槽刻蚀的硬掩膜 层，从而能够在第一导电类型衬底100的场区上形成隔离沟槽，所述隔离沟槽的深度为 200nm^400nm ；所述隔离沟槽的刻蚀及去除光刻胶104均采用常规的方法和步骤；
f、在上述第一导电类型衬底100上依次设置第一侧墙层105及第二侧墙层106，所述第 一侧墙侧105及第二侧墙层106覆盖于有源区相对应的第二阻挡层103及隔离沟槽德侧壁 与槽底上，如图5所示；
所述第一侧墙层105为SW2层，所述第一侧墙层105通过热氧化生长在第二阻挡层103及隔离沟槽的槽底与侧壁上，第一侧墙层105的厚度为20rniT40nm ；在上述第一侧墙层 105的表面上通过LPCVD方式淀积SiN层，形成第二侧墙层106，所述第二侧墙层106的厚 度为IOOnmlOOnm ；通过在第一侧墙层105与第二侧墙层106的相对应配合，能够为后续侧 墙107的形成提供基础，为本发明的特征步骤；
g、去除有源区及隔离沟槽槽底上相应的第二侧墙层106，保留隔离沟槽侧壁上相应的 第二侧墙层106，在隔离沟槽内形成对应分布的侧墙107，如图6所示；
通过各向异性的等离子干法刻蚀，将第一侧墙层105及隔离沟槽槽底的第二侧墙层 106去除，由于各向异性的等离子干法刻蚀，能够得到隔离沟槽侧壁上的侧墙107，所述侧 墙107为第一侧墙层105及第二侧墙层106形成的复合层；通过本发明保留侧墙107的做 法，能够减少鸟嘴，缩小有源区的间隔距离；
h、利用热氧化工艺，在第一导电类型衬底100的场区上氧化得到隔离层108，如图7所
示；
由于第一侧墙层105为SiA层，且隔离层108也为SiA层，因此不需要去除场区上的 第一侧墙层105，所述隔离层108的厚度为600ηπΓ800ηπι ；所述隔离层108的SW2层会向两 侧的有源区延伸；
i、去除有源区上相应的第一侧墙层105及第二阻挡层103，并除去第一导电类型衬底 100上场区相对应的侧墙107，如图8所示；
所述第二阻挡层103及侧墙107的SiN层通过160°C的磷酸溶液去除，所述磷酸去除 SiN步骤采用常规的操作工艺；
j、去除第一导电类型衬底100上的第一阻挡层102，在第一导电类型衬底100上得到通 过隔离层108相隔离的有源区，如图9所示；
所述第一阻挡层102的SiO2层通过氢氟酸溶液腐蚀掉，同时可以增加适当过腐蚀量， 以减小鸟嘴，改善表面形貌；在第一导电类型衬底100上得到相隔离的有源区后，后续工艺 即可进行栅氧化和淀积多晶等常规CMOS工艺步骤，得到所需的CMOS结构。如图10所示为第一导电类型衬底100为SOI时，通过上述隔离步骤得到相隔离 有源区结构，其中，109为埋层二氧化硅109，108为隔离层，100为第一导电类型衬底；所述 埋层二氧化硅109的形成通过常规工艺形成。本发明通过设置第一侧墙层105及第二侧墙层106形成侧墙107的基础，然后通 过各向异性的等离子干法刻蚀，来去除第一侧墙层105及隔离沟槽槽底内相应的第二侧墙 层106，从而在隔离沟槽内得到侧墙107，所述侧墙107为SiO2及SiN的复合层，其中SW2 层覆盖在隔离沟槽的侧壁及部分槽底上，SiN层覆盖在SiO2层上，由于形成的隔离层108也 为SiO2层，在氧化得到隔离层108时，由于侧墙107的保护，因此可以使隔离氧化后的鸟嘴 减小，使有源区的隔离间距缩小，同时解决了 Recessed LOCOS隔离深度有限的问题，且去除 第一阻挡层102的SW2层后，能够使有源区与场区更加平坦，满足深亚微米CMOS工艺的隔 离要求，可以适用于特征尺寸0.25 μ m及以上的体硅CMOS和SOKSilicon On Insulator) CMOS的有源区隔离工艺，工艺操作简单；通过隔离沟槽深度和隔离氧化厚度的合适选取， 可以实现200rniT600nm Si膜厚度的有效全介质隔离。
权利要求
1.一种CMOS有源区隔离工艺，其特征是，所述有源区隔离工艺包括如下步骤(a)、提供第一导电类型衬底(100)，并在所述第一导电类型衬底(100)上形成第二导 电类型阱区(101);(b)、在第一导电类型衬底(100)对应于形成第二导电类型阱区(101)的表面上依次设 置第一阻挡层(102)及第二阻挡层(103)；(C)、在上述第二阻挡层(103)上涂布光刻胶(104)，并通过曝光和显影，去除场区上的 光刻胶(104)，保留有源区上的光刻胶(104)；(d)、去除场区上相对应的第二阻挡层(103)及第一阻挡层(102)，使第一导电类型衬 底(100)上场区相对应的表面暴露；(e)、在上述第一导电类型衬底(100)的场区上刻蚀形成隔离沟槽，并去除有源区上的 光刻胶(104)；(f)、在上述第一导电类型衬底(100)上依次设置第一侧墙层(105)及第二侧墙层 (106)，所述第一侧墙侧(105)及第二侧墙层(106)覆盖于有源区相对应的第二阻挡层 (103)及隔离沟槽德侧壁与槽底上；(g)、去除有源区及隔离沟槽槽底上相应的第二侧墙层(106)，保留隔离沟槽侧壁上相 应的第二侧墙层(106)，在隔离沟槽内形成对应分布的侧墙(107)；(h)、利用热氧化工艺，在第一导电类型衬底(100)的场区上氧化得到隔离层(108)；(i)、去除有源区上相应的第一侧墙层(105)及第二阻挡层(103)，并除去第一导电类 型衬底(100)上场区相对应的侧墙(107)；(j)、去除第一导电类型衬底(100)上的第一阻挡层(102)，在第一导电类型衬底(100) 上得到通过隔离层(108)相隔离的有源区。
2.根据权利要求1所述的CMOS有源区隔离工艺，其特征是所述第一导电类型衬底 (100)包括体硅或SOI。
3.根据权利要求1所述的CMOS有源区隔离工艺，其特征是所述第一阻挡层(102)为 SiO2层，所述第二阻挡层(103)为SiN层。
4.根据权利要求1或3所述的CMOS有源区隔离工艺，其特征是所述第一阻挡层(102) 通过热氧化生长在第一导电类型衬底(100)上，第一阻挡层(102)的厚度为20ηπΓ40ηπι; 第二阻挡层(103)通过LPCVD淀积在第一阻挡层(103)上，第二阻挡层(103)的厚度为 100nm 200nm。
5.根据权利要求1所述的CMOS有源区隔离工艺，其特征是所述隔离沟槽的深度为 200nnT400nm。
6.根据权利要求1所述的CMOS有源区隔离工艺，其特征是所述第一侧墙层(105)为 SiO2层，第二侧墙层(106)为SiN层。
7.根据权利要求1或6所述的CMOS有源区隔离工艺，其特征是所述第一侧墙层(105) 通过热氧化生长在第二阻挡层(103)及隔离沟槽内；第一侧墙层(105)的厚度为2(T40nm ； 所述第二侧墙层(106)通过LPCVD方式淀积在第一侧墙层(105)上，所述第二侧墙层(106) 的厚度为10(T200nm。
8.根据权利要求1所述的CMOS有源区隔离工艺，其特征是所述步骤(g)中，通过各向 异性的等离子干法刻蚀，去除有源区及隔离沟槽槽底上相应的第二侧墙层(106)，保留隔离沟槽侧壁上相应的第二侧墙层(106)，在隔离沟槽内形成对应分布的侧墙(107)。
9.根据权利要求1所述的CMOS有源区隔离工艺，其特征是所述隔离层(108)为S^2 层，所述隔离层(108)的厚度为600nnT800nm。
10.根据权利要求1所述的CMOS有源区隔离工艺，其特征是所述步骤(j)中，利用氢 氟酸溶液去除第一导电类型衬底(100)有源区上相应的第一阻挡层(102)。
全文摘要
本发明涉及一种CMOS有源区隔离工艺，其包括如下步骤a、提供第一导电类型衬底，并形成第二导电类型阱区；b、第一导电类型衬底上依次设置第一阻挡层及第二阻挡层；c、涂布光刻胶，并去除场区上的光刻胶；d、去除场区上的第二阻挡层及第一阻挡层；e、在场区上刻蚀形成隔离沟槽；f、设置第一侧墙层及第二侧墙层；g、去除有源区及隔离沟槽槽底上相应的第二侧墙层，在隔离沟槽内形成对应分布的侧墙；h、在场区上氧化得到隔离层；i、去除有源区上相应的第一侧墙层及第二阻挡层，并除去第一导电类型衬底上场区相对应的侧墙；j、去除第一导电类型衬底上的第一阻挡层。本发明工艺操作简单，鸟嘴减小，满足深亚微米COMS工艺的隔离要求。
文档编号H01L21/311GK102104017SQ20101054750
公开日2011年6月22日 申请日期2010年11月16日 优先权日2010年11月16日
发明者李俊, 洪根深, 陈正才, 顾爱军 申请人:无锡中微晶园电子有限公司