专利名称：应变硅工艺中的浅沟渠隔离工艺的制作方法
技术领域：
本发明涉及集成电路(integrated circuit，IC)器件及制造IC器件的工艺。更具体地，本发明涉及一种在含锗的衬底或含锗层上形成沟渠隔离结构的方法。
背景技术：
集成电路(IC)含有许多形成在半导体衬底上的晶体管。已知有许多方法可在半导体衬底上形成晶体管。通常晶体管是利用绝缘或隔离结构而彼此隔离。
一种在硅衬底上形成晶体管的方法是众所周知的硅局部氧化(Local Oxidation of Silicon，LOCOS)工艺。传统的LOCOS工艺通常包含下列简化的步骤。首先，在硅衬底上热生长一氮化硅层。传统的LOCOS工艺通常需要一层高质量、热生长的氮化硅层，以避免分层(delamination)或其它的工艺问题。其次，利用光刻及蚀刻工艺，选择性地去除氮化物层，以产生欲形成的晶体管的源极/漏极区域的图形。在图形化源极/漏极区域之后，生长场氧化物(field oxide)。由于氧化物的生长在留有氮化硅处会受到抑制，所以氧化物只会生长在源极/漏极图形化步骤中所露出的硅衬底处。最后，待氧化物完全生长之后，去除氮化物层的剩余部分，在露出的硅衬底上只留下已氧化的源极/漏极区域。
另一个用来形成绝缘结构并定义出源极与漏极区域的工艺，是浅沟渠隔离(STI)工艺。传统的STI工艺通常包含下列简化的步骤。首先，在硅衬底上热生长或沉积出一氮化硅层。接下来，利用光刻及蚀刻工艺，选择性地去除氮化硅层，以产生欲形成的晶体管的源极/漏极区域的图形。在图形化源极/漏极区域之后，蚀刻该衬底以形成沟渠。形成沟渠之后，在沟渠露出的表面上热生长一衬垫(liner)。衬垫氧化物(liner oxide)通常是在非常高温的氢氯酸(hydrochloric acid，HCl)环境下形成的。将如二氧化硅(SiO2)的绝缘材料覆盖(blanket)沉积在氮化物层以及沟渠中的衬垫氧化物上。剖光绝缘材料以形成一平坦表面。然后去除氮化物，只留下沟渠中的氧化物结构。
浅沟渠隔离(STI)结构用于应变硅(strained silicon，SMOS)工艺中。利用SMOS工艺增加硅的载流子迁移率来提高晶体管(MOSFET)的性能，因而可降低阻抗与功耗，提升驱动电流、频率响应、和操作速度。应变硅通常是通过在一硅锗衬底或硅锗层上生长一硅层而形成。
该硅锗衬底的硅锗晶格通常比纯硅晶格排列地较宽松，锗含量越高则间隙越宽松。因为硅晶格与较大的硅锗晶格对准排列，所以硅层中会产生拉伸应变(tensile strain)。实质上，硅原子被彼此拉开。
松弛硅(relaxed silicon)具有含六个相等价带(valence band)的导带(conductive band)。硅所产生的拉伸应变会造成其中四个价带的能量上升，而两个价带的能量下降。受量子效应的影响，电子在通过低能带时有效重量降低百分之三十。如此，可使低能带对电子流提供较少的阻抗。除此之外，电子所遇到的硅原子核的震动能较少，使电子散射率比在松弛硅中的散射率小500至1000倍。因而，相对于松弛硅，应变硅的载流子迁移率(carrier mobility)大幅提升，可使电子迁移率提升至少80％、空穴迁移率提升至少20％。迁移率的提升可使电场维持至1.5兆伏/厘米(megavolts/centimeter)。这些因素可使器件在无须进一步减小器件尺寸的情况下，使速度增加35％、或在不降低性能的情况下减少25％的功耗。
SMOS工艺中所使用的锗，会造成IC结构、层、与设备的锗沾污(germanium contamination)问题。特别是锗的脱气(outgassing)和外扩散(outdiffusion)会污染许多与制造设备相关的部件以及与已加工晶片相关的集成电路结构。而且，锗的脱气会不利地影响薄膜的形成。此外，锗的外扩散会造成锗累积(accumulation)或堆积(pile-up)在衬垫的界面处，进而造成STI结构的可靠度问题。
锗的脱气问题在与浅沟渠隔离(STI)结构的衬垫相关的非常高温及HCl环境中特别显著。例如，传统的STI衬垫氧化物工艺使用约1000℃的温度，这会提高锗的脱气。
因此，需要一种能在低温工艺中形成的STI衬垫。此外，需要一种能形成具有良好兼容性(compatibility)的高质量氧化物且不易受锗脱气影响的工艺。再者，需要一种形成SMOS沟渠衬垫的工艺。更甚者，需要一种不易受锗脱气影响的形成衬垫的工艺。更甚者，需要一种无需利用高温而热生长衬垫的STI工艺。
发明内容
例示性的实施例涉及一种制造集成电路的方法。该集成电路包括在一含锗衬底中的沟渠隔离区域。该方法包括在衬底上形成一氮化硅层，并选择性地蚀刻该氮化硅层以形成与沟渠隔离(STI)区域的位置相关的开孔(aperture)。该方法也包括在衬底中的该位置形成沟渠，并以低温工艺在衬底的沟渠中形成氧化物衬垫的步骤。
另一例示性实施例涉及一种在半导体层中形成浅沟渠隔离区域的方法。该方法包括在该半导体层上提供硬掩膜层(hard mask layer)、在该硬掩膜层上提供光刻胶层(photoresist layer)、以及在光刻工艺中选择性地去除部分光刻胶层。该方法进一步包括去除一些位置处的硬掩膜层、在该硬掩膜层中的该位置下方形成沟渠、以紫外光工艺在该沟渠中形成衬垫。
另一例示性实施例涉及一种在含锗层内的沟渠中形成衬垫的方法。该方法包括选择性地蚀刻该含锗层以形成沟渠以及以低温工艺在沟渠中提供衬垫。
通过下列详细说明同时参照图式，可更充分了解例示性实施例，附图中的相同标号代表相同部分，其中图1是根据浅沟渠隔离工艺(STI)的例示性实施例的包含应变硅层、氧化层、硬掩膜层和光刻胶层的硅锗衬底的一部分剖面图；图2是图1所示部分的剖面图，显示了光刻图形化步骤；图3是图2所示部分的剖面图，显示了硬掩膜层的选择性蚀刻步骤；图4是图3所示部分的剖面图，显示了氧化层的选择性蚀刻步骤；图5是图4所示部分的剖面图，显示了应变硅层的选择性蚀刻步骤；图6是图5所示部分的剖面图，显示了锗硅衬底的选择性蚀刻步骤；图7是图6所示部分的剖面图，显示了低温形成衬垫的步骤；图8是图7所示部分的剖面图，显示了形成栅极的步骤；图9是图1所示部分的浅沟渠隔离工艺的整体方块图；图10是根据另一浅沟渠隔离工艺(STI)的例示性实施例的包含应变硅层、氧化层、硬掩膜层和光刻胶层的硅锗衬底的一部分剖面图；图11是图10所示部分的剖面图，显示了光刻图形化步骤；图12是图11所示部分的剖面图，显示了硬掩膜层的选择性蚀刻步骤；图13是图12所示部分的剖面图，显示了氧化层的选择性蚀刻步骤；图14是图13所示部分的剖面图，显示了应变硅层的选择性蚀刻步骤；图15是图14所示部分的剖面图，显示了锗硅衬底的选择性蚀刻步骤；图16是图15所示部分的剖面图，显示了半导体沉积步骤；图17是图16所示部分的剖面图，显示了形成衬垫的步骤；图18是图17所示部分的剖面图，显示了选择性去除衬垫的步骤；图19是图18所示部分的剖面图，显示了填充沟渠的步骤；图20是图19所示部分的剖面图，显示了形成栅极的步骤；图21是根据另一例示性实施例的在图10所示部分中的浅沟渠隔离工艺(STI)的整体方块图。
具体实施例方式
图1至图9是根据例示性实施例说明一种集成电路(IC)制造方法。如图1至图9所述的方法，可减少硅锗层或结构的锗脱气和外扩散问题。该工艺能用于浅沟渠隔离工艺(STI)、或是任何需要衬垫氧化物且使用锗或其它具有高温脱气倾向物质的工艺中。有利地是，衬垫氧化物能够在低温形成，且提供具有良好兼容性的高质量氧化物。如图1至图9所述的实施例，低温工艺是指在低于约700℃温度进行的工艺。
参照图1至9，其说明了集成电路(IC)的部分12的剖面图。部分12是以工艺100(图9)形成浅沟渠隔离(STI)结构。部分12包含形成在应变硅层16上的氧化层18。该应变硅层16形成在半导体衬底14或含锗层或含锗衬底上。衬底14能形成在衬底13上。
衬底13为非必要地，且部分12能以衬底14为最底层。如图10至图21所述的实施例，其显示了衬底114之下不具有如衬底13(图1)的衬底。衬底13可以是与衬底14相同或不同的材质。在一个实施例中，衬底13是一种半导体衬底，例如上方已生长硅锗衬底14的硅衬底。
部分12可以是任何形式的半导体器件，或其部分，可通过任何半导体工艺制得，如，互补金属氧化物半导体(CMOS)工艺、双极型(Bipolar)工艺或是其它半导体工艺。部分12可以是一个完整的IC或IC的一部分，且可包含许多电子部件部分。
衬底14较佳地是硅锗或其它含锗的半导体材料，且能掺杂P-型杂质或是N-型杂质。衬底14可以是形成于如衬底13的半导体或绝缘基部上的外延层(epitaxial layer)。此外，衬底14较佳地是由硅锗(Si1-xGex，其中X约为0.2，且通常范围为0.1至0.4)组成。衬底14能被生长或沉积。
在一个实施例中，衬底14通过化学气相沉积(chemical vapordeposition，CVD)生长于衬底13上，其中CVD的源气体为乙硅烷(disilane，Si2H6)及锗烷(germane，GeH4)，衬底温度约为650℃，乙硅烷的分压约为30mpa，锗烷的分压约为60mpa。可使用上述比例开始硅锗材料的生长，或者是锗的分压可由压力很低或零开始逐渐增加以形成一梯度组成物(gradient composition)。或者，能通过离子注入(ion implantation)锗而掺杂硅层或利用其它工艺来形成衬底14。较佳地，衬底14通过外延而生长至厚度小于约5000埃(且较佳地介于约1500抗反射及4000埃之间)。
应变硅层16由外延工艺而形成于衬底14之上。较佳地，应变硅层16是通过CVD在600℃生长而得。应变硅层16可以是纯硅层，且其厚度介于约50至150埃之间。
垫氧化物薄膜(pad oxide film)或氧化层(oxide layer)18形成于应变硅层16之上。层18为非必要的。层18较佳地是热生长于衬底16上，厚度介于约100至300埃之间。层18作为缓冲层(buffer layer)，能在传统高温工艺加热至约1000℃的氧气环境中热生长而得。因为有层16存在，在此锗的脱气和外扩散不会成为问题。
阻挡层(barrier)或硬掩膜层22形成于氧化层18上。较佳地，硬掩膜层22是以沉积或热生长工艺所形成的厚度介于约300至1000埃之间的氮化硅(Si3N4)。较佳地，硬掩膜层22是由CVD工艺或生长工艺形成。也能使用低压的等离子增强化学气相沉积(plasma enhancedCVD，PECVD)工艺，还能使用传统的高温(如，600℃或600℃以上)下的二氯硅烷(dichlorosilane，SiH2CI2)、氨气(NH3)和氮气(N2)的混合物的热氮化工艺。用于沉积氮化物的PECVD工艺使用硅烷(SiH4)、氮气(N2)和氨气(NH3)，其功率介于约550至650瓦之间，温度为500℃。相对于传统CVD或生长工艺所用的N2/NH3/SiCI2H2，能用氨气(NH3)硅烷(SiH4/N2)的混合等离子体来形成硬掩膜层22。
光刻胶层24旋转涂布(spun)于硬掩膜层22之上。较佳地，光刻胶层24是任何市售的i-line或深紫外(deep UV)光刻胶，例如，(Shipley Corp.，MA)SPR 955(i-line)UV5(deep UV)。在图1和图2中，依据工艺100的步骤102(图9)使用掩膜或标线(reticle)28，经由光刻工艺选择性去除光刻胶层24以留下开孔34。在图3中，根据工艺100的步骤104(图9)利用干法蚀刻工艺(dry-etching)蚀刻硬掩膜层22，以使开孔34到达氧化层18。相对于氧化层24，该干法蚀刻工艺对氮化硅是选择性地。层24能在层22蚀刻之后被剥除(stripped)。
根据工艺100的步骤104(图9)，在图4中，改变蚀刻工艺以蚀穿二氧化硅材料，并蚀刻层18以使开孔34到达层16。层18能以干法蚀刻工艺蚀刻。或者，使用其它蚀刻技术以去除层18的经选择的部分。光刻胶层24(图1)能在蚀刻氧化层18之前或之后被去除。
在图5中，改变蚀刻步骤以蚀穿硅材料。应变硅层16能通过干法蚀刻工艺而去除，以使开孔34到达衬底14。
根据工艺100的步骤106(图9)，在图6中，通过开孔34蚀刻衬底14以形成浅沟渠隔离结构的沟渠。该沟渠较佳地具有与开孔34一致的宽度。该沟渠较佳地具有介于约1500至4000埃的深度及0.18-1.50nm或更窄的宽度。该沟渠位于底部的较窄部分能具有剖面呈梯形的形状。如图10至图21所述的实施例，显示了该沟渠具有梯形剖面的形状。衬底14较佳地被干法蚀刻工艺蚀刻以形成该沟渠。衬底14可与层16在同一步骤中被蚀刻。
虽然已叙述了该沟渠经干法蚀刻工艺蚀刻出，但是该沟渠也能以任何适于在衬底14中形成开孔的工艺而形成。在一个实施例中，用于该沟渠的开孔的形成从衬底14贯穿至衬底13。另外，视衬底14的厚度而定，与开孔34相连的沟渠的底部可能不会到达衬底13。在一个并没有提供衬底13的实施例中，衬底14比与该开孔34相连的沟渠要深。
在图7中，衬垫38形成于与开孔34相连的沟渠中。较佳地，衬垫38是以低温工艺形成的氧化物(如，氧化硅或二氧化硅)材料。在一个实施例中，衬垫38的厚度介于约200至500埃之间，且形成在沟渠的底部和侧壁上。在一个实施例中，在沟渠未被填充之前不去除层18和22。
虽然在图8中只显示出形成在衬底14上，但是衬垫38也能形成在层16、18和22上。如图10至图21所述的实施例，显示了衬垫138形成在层116、118和122上并且也形成在层122的上方。
根据一个实施例，以有益的紫外光臭氧(ultraviolet light ozone，UVO)工艺形成衬垫38。在一个实施例中，包含与开孔34相连的沟渠的部分12被提供在氧气环境中并接受紫外光的照射。在一个实施例中，该沟渠在暴露于UV光时通过吸收波长约为185nm的UV光而反应形成臭氧(O3)及氧原子(O)。臭氧一旦形成之后，即能吸收波长约为254nm的UV光而再分解形成更多的氧原子。
氧原子作为一种强氧化剂。氧原子和臭氧都可与和衬底14和/或层16相连的硅产生反应以形成氧化层。虽然只显示出衬垫38形成在衬底14上，但衬垫38也能生长在与层16相关的侧壁上。在2001年1月2日出版到Vaccari的第6,168,961号美国专利中论述了例示性的UVO工艺。根据此实施例，可使用任何采用任何UVO技术的方法，包含调整UVO的能量及氧气环境。
其优点在于，该UVO工艺为低温工艺，因而可降低锗的外扩散。较佳地，该UVO工艺在温度低于约600℃时进行。虽使用低温，但仍能产生高质量且具良好兼容性的衬垫38。在一个最佳实施例中，该UVO温度工艺在温度远低于600℃(如，低于550℃)时进行。
根据另一个实施例，使用双频射频功率PECVD工艺(dualfrequency RF power PECVD)，在温度介于约500至550℃之间时，形成衬垫38。较佳地，化学气相沉积工艺在低温(如，低于700℃)下进行，并使用SiH4与O2气体。在衬垫38形成的厚度达200至500埃之后，在温度介于约900至1000℃之间(如，950℃)时于氮气环境中进行为时约30秒的迅速的快速热退火(rapid thermal anneal，RTA)。申请人相信如此短的RTA时间，不会造成明显的锗脱气或外扩散。
在又一个实施例中，衬垫38能由原子层沉积(atomic layerdeposition，ALD)技术形成。较佳地，该ALD技术在硅烷与氧气氛下使用约700℃的温度。根据一例示性实施例，该ALD技术使用脉冲式周期工艺(pulse cycle process)，在约10至30秒间将SiH4和O2气流交互地开与关(脉冲的)。
在又另一个实施例中，衬垫38能由与前述CVD工艺相似的高密度等离子氧化物沉积(high density plasma oxide deposition，HDP)工艺形成。较佳地，在温度低于700℃时，该沉积工艺中不使用NH3而使用硅烷取代。该HDP工艺较佳地使用SiH4和O2气体以及介于约600至650℃的温度。该HDP工艺使用高射频功率(如，介于约4000至5000瓦之间)。
在图8中，在层16上以及与开孔34相连的沟渠内覆盖地沉积一层绝缘材料40。绝缘材料40较佳地是在HDP工艺中沉积出的二氧化硅。较佳地，绝缘材料40是在硅烷(SiH4)工艺中沉积出的。或者，也能使用硼磷硅玻璃(boron phosphate silicon glass，BPSG)工艺。绝缘材料40的厚度较佳地介于约2000至8000埃之间。
绝缘材料40利用剖光/蚀刻方式被去除至抵达层16的上表面为止。绝缘材料40的去除会使氧化材料存留在与开孔34相连的沟渠内。能通过许多剥除(stripping)或蚀刻工艺来去除绝缘材料40。较佳地，通过化学机械剖光(chemical-mechanical polishing，CMP)使其由层16的上方被去除。
在一个实施例中，在沟渠形成后以及层22剥除前沉积绝缘材料40。该绝缘材料剖光或蚀刻至抵达层22为止。层22及18能在后续工艺中被剥除。
虽然在图8中显示的材料为形成在沟渠内(衬垫38的上表面及侧表面之上)至层16的上表面的单一结构，绝缘材料40也可止于衬垫38的上表面。
在绝缘材料40形成于与开孔34相连的沟渠中之后，能形成栅极结构44。栅极结构44可以是传统的MOSFET栅极结构，例如，金属覆在氧化物上的栅极结构(metal over oxide gate structure)或多晶硅覆在氧化物上的栅极结构(polysilicon over oxide gate structure)。在一个实施例中，栅极结构44由氮化钽(tantalum nitride)或氮化钛(titaniumnitride)的栅极导体所组成，该栅极导体由等离子气相沉积溅镀技术形成。溅镀时，能提供氮气(N2)以修改栅极导体中金属与氮的组成。此修改能被用于调整栅极结构44的功函数(work function)。例如，通过调整与栅极结构44相关的氮气流量，能获得200毫伏的临界电压(threshold voltage)偏移。
图10至21显示了根据另一实施例的一种集成电路(IC)制造方法。如图10至图21所述的方法会减少硅锗结构的锗脱气及外扩散问题。此工艺能用于浅沟渠隔离(STI)工艺、或任何需要衬垫氧化物且使用锗或其它具有高温脱气倾向物质的工艺中。有利地是，衬底氧化物层能由以低温形成的另一层而形成，且提供具良好兼容性的高质量氧化层。如图10至21所述的实施例，低温是指低于约700℃的温度。图10至20与图1至8中相似的结构具有相似的标号(数字相差100)。
参照图10及图21，说明了集成电路(IC)的部分112的剖面图。部分112(图10)通过工艺200(图21)形成浅沟渠隔离(STI)结构。部分112包含形成于应变硅层116上的氧化层118。层116形成在半导体衬底114或含锗层或含锗衬底上。衬底114能形成在如衬底13(图1)的衬底上。
部分112可以是任何形式的半导体器件或其部分，可以通过任何半导体工艺制得，如，互补金属氧化物半导体工艺(CMOS)、双极型工艺或其它半导体工艺。部分112可以是一个完整的IC或IC的一部分，且可包含许多电子部件部分。
衬底114较佳地是硅锗或其它含锗的半导体材料，且能掺杂P-型杂质或是N-型杂质。衬底114可以是形成在如衬底13的半导体或绝缘基部上的外延层。此外，衬底114较佳地由硅锗(Si1-xGex，其中X约为0.2，且通常范围为0.1至0.4)组成。衬底114可以是晶片的一部分，且与衬底14(图1)相似。
应变硅层116由外延工艺而形成在衬底114上。较佳地，层118是通过CVD在600℃生长而成。层118可以是纯硅层，且其厚度介于约50至150埃之间。
垫氧化薄膜或氧化层118形成在层116上。层118为非必要的。层118较佳地热生长在衬底116上，厚度介于约100至300埃之间。层118作为缓冲层，且能以传统高温工艺于氧气环境中通过加热至约1000℃热生长而得。因为有层118存在，在此锗的脱气和外扩散不会成为问题。
阻挡层或硬掩膜层122形成在氧化层118上。较佳地，硬掩膜层122是以沉积或热生长工艺制得的厚度介于约300至1000埃之间的氮化硅(Si3N4)。较佳地，硬掩膜层122是以CVD工艺或生长工艺而形成，且能与层22(图1)相似。
光刻胶层124旋涂在硬掩膜层122上。较佳地，光刻胶层124是任何市售的i-line或深紫外(deep UV)光刻胶，例如(Shipley Corp.，MA)SPR 955(i-line)UV5(deep UV)。根据工艺200的步骤202(图21)，在图11中，使用掩膜或标线128，经由光刻工艺选择性去除光刻胶层124以留下开孔134。
根据工艺200的步骤104(图21)，在图12中，利用干法蚀刻工艺蚀刻硬掩膜层122，以使开孔134到达氧化层118。相对于氧化层124，该干法蚀刻工艺对氮化硅是选择性地。层124能在层122蚀刻之后被剥除。
根据工艺200的步骤204(图21)，在图13中，改变蚀刻工艺以蚀穿二氧化硅材料，并蚀刻层118以使开孔134到达层116。层118能以干法蚀刻工艺被蚀刻。或者，能够使用其它的蚀刻技术来去除层118的经选择的部分。光刻胶层124(图10)能在蚀刻氧化层118之前或之后被去除。
在图14中，改变蚀刻步骤以蚀穿硅材。能通过干法蚀刻工艺而去除应变硅层116，以使开孔134到达衬底114。
根据工艺200的步骤206(图21)，在图15中，通过开孔134蚀刻衬底114以形成浅沟渠隔离结构的沟渠。该沟渠较佳地具有与开孔134一致的宽度。该沟渠较佳地具有介于约1500至4000埃的深度及0.18-1.50nm或更窄的宽度。该沟渠位于底部的较窄部分能具有剖面为梯形的形状。该沟渠也能具有其它的剖面形状。衬底114较佳地经干法蚀刻工艺蚀刻以形成该沟渠。衬底114能与层116在同一步骤被蚀刻。
虽然说明了该沟渠以干法蚀刻工艺被蚀刻，但该沟渠也能通过任何适于在衬底114中形成开孔的工艺而形成。在一个实施例中，该沟渠的开孔完全穿越衬底114至另一衬底(如，图1的衬底13)。
在图16中，共形层126(conformal layer)形成在沟渠中及层122上。在一个实施例中，层126是在低温(如，600℃以下)下形成的半导体或金属层。层126较佳地是能被氧化形成如氧化物衬垫(oxideliner)的绝缘材料的层。最佳地，层126是在500-600℃时通过CVD沉积的100至200埃厚的非晶硅层(amorphous silicon)。层126根据工艺200的步骤208(图21)被沉积。
层126较佳地形成在与衬底114及层116、118和122的开孔134相连的沟渠侧壁上。层126也形成在层122的上表面上。在图17中，层126被转换成一种如衬垫氧化物材料128的绝缘材料。较佳地，层126(图16)在温度介于约650至750℃的热浸透O2(thermally soakingO2)氧化工艺中，被形成为衬垫氧化物材料128。较佳地，该氧化工艺能在高温下实施。锗的外扩散因与层126相关的阻挡层而减少。较佳地，整个层126被转换成衬垫氧化物材料128。
在图18中，层122被平坦化或蚀刻，以从其上方表面去除衬垫氧化物材料128。或者，层126能在衬垫氧化物材料128形成之前，从层122的上表面被去除。衬垫氧化物材料128剩余部分即成为与开孔134相连的沟渠的衬垫138。
在图18中，衬垫138形成在与开孔134相连的沟渠内。较佳地，衬垫138是通过氧化半导体或金属层所形成的氧化物(如，氧化硅或二氧化硅)材料。在一个实施例中，衬垫138的厚度约为200至500埃。在一个实施例中，层122及118是在衬垫138形成之前被剥除。在一个较佳实施例中，层128及122是在沟渠填充后才被剥除。
在图19中，在层116上以及与开孔134相连的沟渠中覆盖地沉积一层绝缘材料140的层142。绝缘材料140较佳地是以HDP工艺所沉积的二氧化硅，且与材料40(图8)相似。较佳地，绝缘材料140以硅烷(SiH4)工艺被沉积。或者，也能使用硼磷硅玻璃(BPSG)工艺。绝缘材料140的厚度较佳地介于约2000至8000埃之间。
绝缘材料140利用剖光/蚀刻方式被去除到抵达层122的上表面为止。绝缘材料140的去除会在与开孔34相连的沟渠内留下氧化物材料140。能通过许多剥除或蚀刻工艺去除绝缘材料140。较佳地，利用干法蚀刻从层122的上方去除绝缘材料140。
在一个实施例中，与绝缘材料140相关的绝缘层142在沟渠形成以及层122和116剥除之后被沉积。绝缘层142被剖光或蚀刻至抵达层122为止。
虽然在图19中显示的材料为形成于沟渠(衬垫138的上表面及侧表面的上)内至层116的上表面的单一结构，但绝缘材料140也可止于衬垫138的上表面。
在图20中，当绝缘材料140形成在与开孔134相连的沟渠中后，能形成栅极结构156。栅极结构156可以是传统的MOSFET栅极结构，例如，金属覆在氧化物上的栅极结构或多晶硅覆在氧化物上的栅极结构。在一个实施例中，栅极结构156被覆以氧化物(如，二氧化硅层154)及碳化硅(SiC)层148。在层154和148形成之后，退火部分112。层148能防止锗的脱气。
若在部分112中不使用层118且将栅极结构156直接形成在含锗衬底上时，使用层148及154的技术会特别有利。在另一实施例中，层148可以是厚度约100埃的氮化钽(TaN)、氮化钛(TiN)、氮化钨(WN)、钛/氮化钛(Ti/TiN)层，而层154可以是厚度约100埃的二氧化硅层。栅极结构156用的间隔物(spacer)可以是氮化硅。根据另一实施例，工艺200能包括在栅极结构156形成之后且层154和148沉积之前的预清洗(pre-clean)层118的上表面的步骤。在此实施例中，使用氢(H2)烘烤以减少会阻碍固化反应的原生氧化物(native oxide)。相对于传统工艺的氩气溅镀预清洗步骤，氢烘烤造成较少的损害。在清洗以及在约800至900℃气体流动的氢烘烤步骤之后，进行传统的固化工艺。另外，能使用氢氯酸(HCI)环境并在700℃下低温退火，以消除半导体晶片表面的锗。
应当理解，尽管以详细的附图、特定实施例及特定数值而提了供本发明的较佳例示性实施例，但仅是出于说明的目的。沟渠的形状及尺寸并非局限于所揭示的。本发明的方法及装置不限于所揭示的精确细节及条件。在不脱离由权利要求所定义的本发明的精神下，所揭示的内容可作许多改变。
权利要求
1.一种在含锗层的沟渠中形成衬垫的方法，该方法包括选择性地蚀刻该含锗层以形成沟渠；以低温工艺在沟渠中提供一层绝缘材料；以及退火，以形成该衬垫。
2.一种在含锗的衬底中制造具有沟渠隔离区域的集成电路的方法，该方法包括在衬底上形成氮化硅层；选择性地蚀刻该氮化硅层，以形成与沟渠隔离区域的位置相关的开孔；在衬底上的该位置处形成沟渠；以低温工艺在沟渠中形成氧化层；以及退火该衬底的沟渠中的氧化层。
3.如权利要求2所述的方法，进一步包括在沟渠中提供绝缘材料，以形成该沟渠隔离区域。
4.如权利要求1或2所述的方法，其中在温度低于约700℃下进行该低温工艺。
5.如权利要求1或2所述的方法，其中该低温工艺使用氧气环境和硅烷环境。
6.一种在半导体层中形成浅沟渠隔离区域的方法，该方法包括在半导体层上提供硬掩膜层；在硬掩膜层上提供光刻胶层；以光刻工艺选择性地去除一些位置处的该光刻胶层的部分；去除该位置处的硬掩膜层；在该位置下的该硬掩膜层中形成沟渠；以及使用沉积在沟渠中的氧化层并退火，在沟渠中形成衬垫。
7.如权利要求6所述的方法，进一步包括在提供硬掩膜层步骤之前，在应变硅层上提供垫氧化层。
8.如权利要求7所述的方法，进一步包括在该硬掩膜层中形成沟渠的步骤之前，去除该位置的垫氧化层。
9.如权利要求6所述的方法，进一步包括在沟渠中提供绝缘材料，以形成浅沟渠隔离区域；以及在含有酸的湿法浸浴中去除该硬掩膜层。
10.如权利要求9所述的方法，其中该退火是快速热退火。
全文摘要
一种利用浅沟渠隔离(shallow trench isolation，STI)技术制造集成电路(integrated circuit，IC)的方法。该浅沟渠隔离技术用于应变硅(strained silicon，SMOS)工艺中。沟渠的衬垫(liner)是由用以减少锗的脱气(outgassing)的低温工艺中所沉积的沉积层而形成。该低温工艺可以是一种低压气相沉积法(LPCVD)。还可以在衬垫上执行退火(annealing)步骤。
文档编号H01L21/762GK1739196SQ200480002180
公开日2006年2月22日 申请日期2004年1月13日 优先权日2003年1月14日
发明者M·V·恩戈, 相奇, P·R·贝赛尔, E·N·佩顿, 林明仁 申请人:先进微装置公司