用以将ldmos漏极延伸部与槽沟对准的方案的制作方法
【技术领域】
[0001]本发明涉及集成电路的领域。更特定来说，本发明涉及集成电路中的具有延伸漏极的延伸漏极MOS晶体管。
【背景技术】
[0002]集成电路可含有延伸漏极金属氧化物半导体(MOS)晶体管。延伸漏极可具有邻近于延伸漏极MOS晶体管的沟道区的漂移区，以及漏极区中的场氧化物元件。举例来说，延伸漏极MOS晶体管可为横向扩散金属氧化物半导体(LDMOS)晶体管、扩散金属氧化物半导体(DMOS)晶体管或漏极延伸金属氧化物半导体(DEMOS)晶体管。通常，漂移区中的平均掺杂小于延伸漏极MOS晶体管的源极区中的平均掺杂密度的一半。可(举例来说)通过浅沟槽隔离(STI)或通过硅的局部氧化(LOCOS)来形成场氧化物元件。可期望在形成场氧化物元件之前为漏极植入执行热驱动(举例来说)以减小场氧化物元件周围的应力积聚。还可期望将漏极植入图案与场氧化物图案直接光刻对准(举例来说)以最小化延伸漏极MOS晶体管中的栅极-漏极电容。将场氧化物图案与漏极植入物直接对准可由于漏极植入物中缺少拓扑特征而成问题。将漏极植入物与场氧化物直接对准需要在形成场氧化物之后执行漏极热驱动。
【发明内容】
[0003]下文呈现简化
【发明内容】
以便提供对本发明的一或多个方面的基本理解。本
【发明内容】
并非本发明的广泛概述，且既不打算识别本发明的关键或紧要元件，也不打算记述其范围。而是，本
【发明内容】
的主要目的为以简化形式呈现本发明的一些概念作为稍后所呈现的更详细说明的前言。
[0004]可通过以下操作来形成含有在延伸漏极MOS晶体管的漏极中具有场氧化物元件的所述延伸漏极MOS晶体管的集成电路:图案化并蚀刻场氧化物硬掩模，及随后在形成场氧化物元件之前执行漏极植入及漏极热驱动。在第一实例中，可将漏极植入图案与经蚀刻场氧化物硬掩模直接对准，从而产生其中漏极结在场氧化物下方比在栅极下方深的延伸漏极MOS晶体管。在第二实例中，可在漏极植入期间在集成电路上留下场氧化物光致抗蚀剂图案，使得漏极植入物与场氧化物硬掩模自对准。
【附图说明】
[0005]图1是含有根据第一实例形成的延伸漏极MOS晶体管的集成电路的横截面。
[0006]图2A到图2M是根据第一实例形成的集成电路的横截面，其是以连续制作阶段(包含第一实例的一些替代例子)描绘的。
[0007]图3A到图3E是根据第二实例形成的集成电路的横截面，其是以连续制作阶段描绘的。
[0008]图4是含有具有通过LOCOS过程形成的漏极场氧化物元件的延伸漏极MOS晶体管的集成电路的横截面。
【具体实施方式】
[0009]参考附图描述本发明，其中贯穿各图使用相似参考编号来指定类似或等效元件。所述图未按比例绘制且其仅经提供以图解说明本发明。下文参考用于图解说明的实例性应用来描述本发明的数个方面。应理解，众多特定细节、关系及方法经陈述以提供对本发明的理解。然而，所属领域的技术人员将容易地认识到，可在不使用所述特定细节中的一或多者或者使用其它方法的情况下实践本发明。在其它例子中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明不受动作或事件的所图解说明排序限制，这是因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。此外，未必需要所有所图解说明动作或事件来实施根据本发明的方法。
[0010]可通过以下操作来形成含有在延伸漏极中具有场氧化物元件的延伸漏极MOS晶体管的集成电路:图案化并蚀刻场氧化物硬掩模，将漏极植入光致抗蚀剂图案与经蚀刻场氧化物硬掩模对准，执行漏极植入及漏极热驱动，及随后(举例来说)通过STI过程或LOCOS过程形成场氧化物。举例来说，所述延伸漏极MOS晶体管可为LDMOS晶体管、DMOS晶体管或DEMOS晶体管。在第一实例中，可将漏极植入图案与经蚀刻场氧化物硬掩模直接对准。在根据第一实例形成的集成电路的延伸漏极MOS晶体中，场氧化物下方的漏极结比延伸漏极MOS晶体管的栅极下方的漏极结深。在第二实例中，可在漏极植入期间在集成电路上留下场氧化物光致抗蚀剂图案，使得漏极植入物与场氧化物硬掩模自对准。
[0011]图1是含有根据第一实例形成的延伸漏极MOS晶体管的集成电路的横截面。集成电路100形成于衬底102中及上，衬底102可为单晶娃晶片、绝缘体上娃(SOI)晶片、具有不同晶体定向的区的混合定向技术(HOT)晶片或适于制作集成电路100的其它材料。延伸漏极MOS晶体管104包含扩散漏极区106。通过STI形成的漏极场氧化物元件108在扩散漏极区106内，介于扩散漏极区106中的漂移区110与扩散漏极区106中的漏极接触区112之间。在衬底102中，扩散漏极区106在漏极场氧化物元件108下方比在漂移区110中深至少50纳米。
[0012]邻近场氧化物元件116可邻近于延伸漏极MOS晶体管104形成(举例来说)以将延伸漏极MOS晶体管104与集成电路100中的其它组件隔离。出于本说明书的目的，术语“邻近”可理解为在10微米内。栅极电介质层118形成于衬底的顶部表面上在延伸漏极MOS晶体管104中。栅极120形成于栅极电介质层118上方且延伸到漏极场氧化物元件108上。任选栅极侧壁间隔件122可形成于栅极120的横向表面上。经重掺杂扩散漏极区124可形成于漏极接触区112中。MOS源极区126邻近于栅极120、与漏极漂移区110相对地形成于衬底102中。预金属化电介质层128形成于集成电路100的现有顶部表面上方。源极及漏极触点130穿过预金属化电介质层128而形成以便做出对漏极接触区112及源极区126的电接触。
[0013]图2A到图2M是根据第一实例形成的集成电路的横截面，其是以连续制作阶段(包含第一实例的一些替代例子)描绘的。参考图2A，在衬底202中及上形成集成电路200，如参考图1所描述。可在衬底202的顶部表面上形成任选垫氧化物层204，举例来说，通过对衬底202的顶部表面进行热氧化或通过经由原硅酸四乙酯(也称为四乙氧基硅烷或TEOS)的热分解而沉积二氧化硅层。垫氧化物层204 (如果形成)的厚度可在5纳米与25纳米之间。在集成电路100的现有顶部表面上形成场氧化物硬掩模层206。场氧化物硬掩模层206可由一或多个电介质材料(例如氮化硅或碳化硅)层形成。场氧化物硬掩模层206的厚度可在50纳米与250纳米之间。在场氧化物硬掩模层206上方形成场氧化物光致抗蚀剂图案208以便在用于漏极场氧化物元件210的区域及可能地在用于邻近场氧化物元件212的区域中暴露场氧化物硬掩模层206。在第一实例的替代例子中，可代替场氧化物光致抗蚀剂图案208而形成无机材料的电介质掩模(未展示)。执行场氧化物硬掩模蚀刻过程214(举例来说，如图2A中所描绘的反应性离子蚀刻过程)，其移除漏极场氧化物元件区域210及邻近场氧化物元件区域212中的场氧化物硬掩模层206中的材料的至少一半。在第一实例的一个例子中，可在从漏极场氧化物元件区域210及邻近场氧化物元件区域212中的场氧化物硬掩模层206移除所有材料之前终止场氧化物硬掩模蚀刻过程214，如图2A中所描绘。
[0014]在第一实例的另一例子中，可继续场氧化物硬掩模蚀刻过程214直到在漏极场氧化物元件区域210及邻近场氧化物元件区域212中移除来自场氧化物硬掩模层206的所有材料为止，如图2B中所描绘。可在场氧化物硬掩模蚀刻过程214期间从场氧化物光致抗蚀剂图案208移除光致抗蚀剂。
[0015]在第一实例中，在完成场氧化物硬掩模蚀刻过程214之后移除场氧化物光致抗蚀剂图案208。可(举例来说)通过将集成电路200暴露于含氧等离子体、后续接着进行湿式清洁以从集成电路200的现有顶部表面移除任何有机残余物来移除场氧化物光致抗蚀剂图案208。
[0016]参考图2C，在集成电路200上方形成漏极植入光致抗蚀剂图案216以便暴露与漏极场氧化物元件区域210重叠的漏极植入区域218。漏极植入光致抗蚀剂图案216可与经蚀刻场氧化物硬掩模层206直接对准。
[0017]图2D描绘第一实例的替代例子，其中执行第一场氧化物部分沟槽蚀刻过程220，所述过