封装体叠层模块的制作方法
【专利说明】封装体叠层模块
[0001]相关申请的交叉引用
[0002]本申请要求于2013年12月19日在韩国知识产权局提交的韩国申请N0.10-2013-0159075的优先权，该申请全文以引用方式并入本文。
技术领域
[0003]本公开的实施方式涉及半导体封装件，并且更具体地说，涉及封装体叠层模块、包括该封装体叠层模块的电子系统以及包括该封装体叠层模块的存储卡。
【背景技术】
[0004]随着电子工业的发展，对更快速、更小和高性能的电子元件的需求在逐渐增大。相应地，半导体封装技术持续发展。例如，多个半导体芯片可堆叠在单个封装件基板上，以形成多芯片堆叠式封装件，或者多个半导体封装件可堆叠以形成封装体叠层(PoP，package-on-package)模块。在PoP模块中，堆叠式半导体封装件中的每一个可包括其上安装有至少一个半导体芯片的封装件基板。这样，在减小PoP模块的厚度方面可导致困难。
[0005]为了减小PoP模块的厚度，其中半导体封装件中的每一个可利用薄半导体芯片形成。然而，这种半导体封装件可容易翘曲。PoP模块中的半导体封装件的翘曲可在诸如焊料球之类的连接构件(其在半导体封装件之间提供电连接)中产生应力。结果，在半导体封装件与连接构件之间的界面处可形成裂纹，并且所述裂纹可降低P0P模块的可靠性。
【发明内容】
[0006]各个实施方式涉及封装体叠层(PoP)模块、包括该PoP模块的电子系统和包括该PoP模块的存储卡。
[0007]根据一些实施方式，一种封装体叠层(PoP)模块包括下封装件和该下封装件上的上封装件。下封装件包括下基板和设置在下基板的上表面上方的下芯片。上封装件包括上基板、设置在上基板的上表面上方的多个上芯片和设置在所述多个上芯片上方的上模制构件。上模制构件被划分为通过沟槽彼此分离的至少两个部分。
[0008]所述第一方向和所述第二方向可以基本彼此垂直。
[0009]所述沟槽可包括位于所述多个上芯片中的两个上芯片之间的第一沟槽和位于所述多个上芯片中的两个上芯片之间的第二沟槽；并且，所述第一沟槽和所述第二沟槽可分别沿着所述第二方向和所述第一方向取向。
[0010]根据另一实施方式，一种封装体叠层(PoP)模块包括下封装件和该下封装件上的上封装件。下封装件包括下基板和设置在下基板的上表面上方的下芯片。上封装件包括上基板、设置在上基板的上表面上方的多个上芯片和覆盖所述多个上芯片的上模制构件。上模制构件被划分为通过第一沟槽和第二沟槽彼此分离的三个部分。第一沟槽布置为邻近于上芯片的第一侧，并且第二沟槽布置为邻近于上芯片的与第一侧相反的第二侧。
[0011]所述PoP模块还可包括设置在所述下基板与所述上基板之间的连接构件。
[0012]所述连接构件可包括焊料球。
[0013]所述多个上芯片可沿着基本垂直于所述上基板的上表面的竖直方向堆叠。
[0014]所述第一沟槽和所述第二沟槽可划分所述上模制构件，以使得经划分的上模制构件可沿着第一方向排列。
[0015]所述经划分的上模制构件可包括覆盖所述多个上芯片的第一上模制构件、位于所述第一上模制构件的第一侧的第二上模制构件和位于所述第一上模制构件的与所述第一侧相反的第二侧的第三上模制构件。
[0016]所述第二上模制构件可沿着第一方向的宽度基本等于所述第三上模制构件沿着第一方向的宽度。
[0017]所述第一沟槽和所述第二沟槽可沿着基本垂直于所述第一方向的第二方向延伸。
[0018]所述PoP模块还可包括分别设置在所述第一沟槽和所述第二沟槽中的第一缓冲层和第二缓冲层。
[0019]所述第一缓冲层和所述第二缓冲层可包括聚合物材料。
[0020]根据另一实施方式，一种封装体叠层(PoP)模块包括下封装件、上封装件和支承肋。下封装件包括下基板和设置在下基板的上表面上方的下芯片。上封装件包括设置在下芯片上方的上基板、设置在上基板的上表面上方的多个上芯片和设置在所述多个上芯片上方的上模制构件。支承肋附着于上基板的下表面以及下基板的侧壁。
[0021]根据另一实施方式，一种电子系统包括存储器和与存储器连接的控制器。存储器或控制器包括下封装件和该下封装件上的上封装件。下封装件包括下基板和设置在下基板的上表面上方的下芯片。上封装件包括上基板、设置在上基板的上表面上方的多个上芯片和设置在所述多个上芯片上方的上模制构件。上模制构件被划分为通过沟槽彼此分离的至少两个部分。
[0022]根据另一实施方式，一种电子系统包括存储器和与存储器连接的控制器。存储器或控制器包括下封装件和该下封装件上的上封装件。下封装件包括下基板和设置在下基板的上表面上方的下芯片。上封装件包括上基板、设置在上基板的上表面上方的多个上芯片和覆盖所述多个上芯片的上模制构件。上模制构件被划分为通过第一沟槽和第二沟槽彼此分离的三个部分。第一沟槽位于上芯片的第一侧，并且第二沟槽位于上芯片的与第一侧相反的第二侧。
[0023]根据另一实施方式，一种电子系统包括存储器和与存储器连接的控制器。存储器或控制器包括下封装件、上封装件和支承肋。下封装件包括下基板和设置在下基板的上表面上方的下芯片。上封装件包括设置在下芯片上方的上基板、设置在上基板的上表面上方的多个上芯片和覆盖所述多个上芯片的上模制构件。支承肋附着于上基板的下表面和下基板的侧壁。
[0024]根据另一实施方式，一种存储卡包括存储器和适于控制存储器的操作的存储器控制器。存储器包括下封装件和该下封装件上的上封装件。下封装件包括下基板和设置在下基板的上表面上方的下芯片。上封装件包括上基板、设置在上基板的上表面上方的多个上芯片和设置在所述多个上芯片上方的上模制构件。上模制构件被划分为通过沟槽彼此分离的至少两个部分。
[0025]根据另一实施方式，一种存储卡包括存储器和适于控制存储器的操作的存储器控制器。存储器包括下封装件和该下封装件上的上封装件。下封装件包括下基板和设置在下基板的上表面上方的下芯片。上封装件包括上基板、设置在上基板的上表面上方的多个上芯片和设置在所述多个上芯片上方的上模制构件。上模制构件被划分为通过第一沟槽和第二沟槽彼此分离的三个部分。第一沟槽位于上芯片的第一侧，并且第二沟槽位于上芯片的与第一侧相反的第二侧。
[0026]根据另一实施方式，一种存储卡包括存储器和适于控制存储器的操作的存储器控制器。存储器包括下封装件、上封装件和支承肋。下封装件包括下基板和附着于下基板的上表面的下芯片。上封装件包括设置在下芯片上方的上基板、设置在上基板的上表面上方的多个上芯片和设置在所述多个上芯片上方的上模制构件。支承肋附着于上基板的下表面和下基板的侧壁。
【附图说明】
[0027]根据附图和随后的【具体实施方式】，本公开的实施方式将变得更加清楚，附图中:
[0028]图1是示出根据实施方式的封装体叠层(PoP)模块的横断面视图；
[0029]图2是示出适于用作图1的PoP模块的上封装件的封装件的立体图；
[0030]图3是示出适于用作图1的PoP模块的上封装件的另一封装件的立体图；
[0031]图4是示出适于用作图1的PoP模块的上封装件的另一封装件的立体图；
[0032]图5是示出根据另一实施方式的PoP模块的横断面视图；
[0033]图6是示出适于用作图5的PoP模块的上封装件的封装件的立体图；
[0034]图7是示出适于用作图5的PoP模块的上封装件的另一封装件的立体图；
[0035]图8是示出根据另一实施方式的PoP模块的横断面视图；
[0036]图9是示出根据实施方式的包括PoP模块的电子系统的框图；以及
[0037]图10是示出根据实施方式的包括PoP模块的另一电子系统的框图。
【具体实施方式】
[0038]在包括彼此电连接的下封装件和上封装件的封装体叠层(PoP)模块中，将下封装件电连接至上封装件的连接构件可经受各种应力。连接构件的应力的一个产生原因是基板与构成上封装件的模制构件的热膨胀系数之间的差异。本公开的实施方式包括PoP模块，即使基板的热膨胀系数与模制构件的热膨胀系数不同，该PoP模块也可减小由于温度变化而施加至连接构件的应力。即使发生温度变化，也可减小通过上封装件的翘曲导致的弯矩的程度，从而降低施加至连接构件的应力。因此，可提高P0P模块的可靠性。
[0039]图1是示出根据实施方式的封装体叠层(PoP)模块10的横断面视图，图2是示出适于用作图1的PoP模块10的上封装件200的封装件200的立体图。图1对应于沿着图2的线1-1’截取的横断面视图。
[0040]PoP模块10包括下封装件100和设置在下封装件100上方的上封装件200。下封装件100可通过连接构件310电连接至上封装件200并与上封装件200物理地结合。在一个实施方式中，连接构件310可包括焊料球。然而，连接构件310不限于此，并且在一个实施方式中，连接构件310可包括凸块。
[0041]下封装件100包括:下基板110，附着于下基板110的上表面的下芯片120，以及下模制构件170，该下模制构件170设置在下基板110的一部分上方以覆盖下芯片120。下基板110可为印刷电路板(PCB)或覆铜层压板，但不限于此。虽然附图中未示出，但是可在下基板110中和/或下基板110上设置各种电路互连图案。
[0042]焊盘130和连接垫140可设置在下基板110的上表面上。外部连接垫150可设置在下基板110的下表面上，与焊盘130和连接垫140相对。焊盘130、连接垫140和外部连接垫150的布置方式可取决于下封装件100的布局方案。
[0043]下芯片120可利用粘合剂122附着于下基板110的上表面。粘合剂122可包括诸如环氧材料的绝缘材料。在一些实施方式中，下芯片120可为逻辑芯片，例如控制器芯片。