专利名称：一种纳米晶浮栅非挥发性存储器及其制作方法
技术领域：
本发明涉及纳米电子器件及纳米加工技术领域，尤其涉及一种纳米晶 浮栅非挥发性存储器及其制作方法。
背景技术：
近年来，存储器占整个集成电路(ic)芯片面积的百分比在急速上升。根据美国半导体行业协会编著的"国际技术路线图"(International Technology Roadmap)，在2005年，逻辑电路占芯片面积的16%，而存储 器占芯片面积的71% (见图l)，这个转折意义重大。目前的嵌入存储器 包括静态随机存储器(SRAM)、只读存储器(ROM)、动态随机存储器(DRAM) 和闪存(Flash Memory)。对于这些存储器，如何通过减少掩膜层数来提高 性能和简化工艺，有效地控制工艺成本是急待解决的关键性问题。以纳米 晶存储器为代表的Flash存储器即具有这方面的优势。存储器产业目前约占整个半导体产业的1/4 (见图1)。在各种存储器 中，Flash的产值也将逼近于DRAM (见图2)。由于它的应用日趋广泛， 应用于片上系统(SOC)中的非挥发性存储器以Flash为主，因此未来仍会有 较大的成长空间。传统Flash存储器的组成核心，是基于多晶硅薄膜浮栅结构的硅基非.挥发性存储器。不过，多晶硅薄膜浮栅器件具有制造工艺较复杂、写入时 间长、写入功耗较大等缺点。尤其在微电子工业的工艺节点逐步趋向于65nm甚至更低的情况下，它的尺寸縮小将变得受限，因而只能延续到65nm 技术节点。而且随着器件尺寸的减小，擦除电压不断增大，Vth更快地趋 于饱和，从而使得在提高擦除速度与增大存储窗口之间只能进行折衷选 择。此外，由于非预想的栅电子注入，器件的可靠性也会受到影响。多晶硅薄膜浮栅存储器的局限主要与器件的隧穿氧化层厚度有关。一 方面要求隧穿氧化层能实现快速有效的电荷转移(低电场)，另一方面要 具备较好的绝缘性能以保持信息存储十年以上。出于折衷的考虑，隧穿氧 化层的厚度约为9至llnm。在器件制作工艺节点由l(im降到0.18pm的 过程中，此厚度几乎没有变动。如果能降低隧穿氧化层的厚度，不仅有利 于在更小的工艺节点制作器件以缩小尺寸，更可以获得降低操作电压及加 快操作速度的好处。随后SONOS (Poly-Si/Si02/Si3N4/Si02/Si)结构的硅基非挥发性存储 器也被提出，并获得了广泛的研究，它以Si3N4层作为电荷存储介质，具 有兼容于硅基微电子工艺的优点。自从90年代中期以来，纳米晶存储器由于具备使用更薄隧穿氧化层， 更低的编程/擦除(P/E)电压、更快的P/E速度、更强的数据保持特性 (retention)等的优势引起了科学界，产业界的极大关注。有关金属纳米 晶，Ge、 Si纳米晶存储器的文章蜂拥而出。采用纳米晶材料可提高存储器的电荷保持特性，其关键是沉积方法与 尺寸、分布的有效控制，为满足高性能存储器的需求，纳米晶的密度需达到1012cm—2，直径最好控制在5 6nm以下。与Si或Ge纳米晶相比，采用金属纳米晶不会牺牲注入(injection) 效应，而且采用那些功函数可调、在费米能级附近态密度很高、由于载流 子局域而微扰小的金属纳米晶，可以增强存储器保持特性。制备纳米晶存储器，其中关键工艺是纳米晶薄膜的制备。其制备方法 多种多样，主要包括以下几种G)离子注入的方法形成纳米晶颗粒；(2) 用磁控溅射加快速热退火的方法形成纳米晶颗粒；(3)用电子束蒸发加快 速热退火的方法形成纳米晶颗粒；(4) CVD直接生长的方法制备纳米晶 颗粒。用上方法制备纳米晶颗粒均具有工艺复杂，设备庞大，成本较高等缺 点，并且制备出来的纳米晶直径较大，影响浮栅存储器的存储性能。如何 克服上述困难，降低制备成本则成为制备纳米晶浮栅存储器的关键因素。发明内容(一) 要解决的技术问题有鉴于此，本发明的一个目的在于提供一种纳米晶浮栅非挥发性存储 器，以提高存储器的存储性能。本发明的另一个目的在于提供一种制作纳米晶浮栅非挥发性存储器 的方法，以简化制作工艺，降低制作成本，提高存储器的存储性能。(二) 技术方案为达到上述一个目的，本发明提供了一种纳米晶浮栅非挥发性存储器，该纳米晶浮栅非挥发性存储器采用由硅基底、埋氧层和顶层硅构成的 绝缘体上硅SOI作为衬底材料，硅基底起支撑作用，埋氧层起绝缘隔离作 用，利用顶层硅形成该纳米晶浮栅非挥发性存储器的源、漏和沟道，在源 漏上分别淀积金属电极材料形成源极和漏极，在源漏之间的浮栅上淀积多 晶硅形成栅极。所述金属电极材料为铝金合金Al/Au，其中Al层厚度为140nm， Au 层厚度为20nm;所述浮栅采用的是纳米金颗粒。为达到上述另一个目的，本发明提供了一种制作纳米晶浮栅非挥发性 存储器的方法，该方法包括步骤101:对SOI衬底的顶层硅进行离子注入及快速退火；步骤102:在SOI衬底的顶层硅上涂敷电子抗蚀剂，对电子抗蚀剂进 行光刻形成源、漏、沟道掩蔽图形；步骤103:利用形成的源、漏、沟道掩蔽图形为掩膜，刻蚀SOI衬底 的顶层硅形成源、漏、沟道图形；步骤104:在SOI衬底的顶层硅上生长二氧化硅隧穿氧化层；步骤105:将含有纳米金颗粒的水溶液旋涂到SOI衬底材料上；步骤106:快速热处理，使纳米金颗粒沉积到SOI衬底材料上-， 步骤107:在纳米金颗粒上淀积栅介质层；步骤108:在栅介质层上涂敷光学抗蚀剂，并光刻，确定源漏电极的位置；步骤109:腐蚀源漏区的氧化层，为源漏电极开出接触孔，露出源漏区的顶层硅；步骤110:蒸发金属电极材料，并剥离源漏区以外的金属，合金，使 得源漏电极形成良好的欧姆接触； 步骤lll:淀积多晶硅层；步骤112:在多晶硅层上涂敷光刻胶，光刻栅区以外的多晶硅层，形 成多晶硅栅电极。步骤101中所述离子注入为P"+离子注入，注入能量为20keV，注入 剂量为lxl015cm—2;所述快速退火条件为在N2气氛中，在120(TC下快 速退火15秒。步骤102中所述电子抗蚀剂为负性电子抗蚀剂SAL601、 HSQ或 Calixarene，或者为正性电子抗蚀剂PMMA或ZEP520;涂敷转速为 5000rpm，涂敷电子抗蚀剂后进一步采用热板在12(TC下前烘3分钟；所述对电子抗蚀剂进行光刻形成源、漏、沟道掩蔽图形包括采用电 子束直写曝光、后烘、显影在电子抗蚀剂中形成源、漏、沟道图形，电子 束曝光采用JBX-5000LS电子束光刻系统，采用50KeV加速电压、150pA 电子束流、21至30iiC/cii^曝光剂量；后烘条件为12(TC、 3分钟；显影条 件为采用MF CD-26显影液在室温下显影6至10分钟。步骤103中所述刻蚀时采用的刻蚀方法为反应离子刻蚀RIE、电感耦 合等离子ICP刻蚀或电子回旋共振ECR刻蚀，采用的刻蚀气体为CC14、 BC13、 CHF3、 SF^CF2C12。当利用SAL601电子抗蚀剂图形作为掩膜采用高密度电感耦合等离子 体ICP刻蚀方法刻蚀SOI衬底的顶层硅时，采用CHF3气体或cmvN2混 合气体，CHF3流量为60sccm，在400W射频功率下刻蚀1.5分钟，然后进一步采用湿法去胶法去除电子抗蚀剂掩膜，所述湿法去胶法是采用井3 号清洗液浓H2S04+H202煮胶。步骤104中所述生长二氧化硅隧穿氧化层采用干氧氧化方法，氧气流 量为0.6L/min,氧化温度为700度，时间为10分钟。步骤105中所述将含有纳米金颗粒的水溶液旋涂到SOI衬底材料上采 用旋涂方法，转速控制在0.5krpm，根据水溶液中含金颗粒的浓度计算旋 涂的次数。步骤106中所述快速热处理采用热板加热的方法，热板温度控制在 100度，加热IO分钟。步骤107中所述淀积采用等离子增强化学气相淀积PECVD或低压化 学气相淀积LPCVD方法，所述栅介质层为Si02薄膜，Si02薄膜的厚度为 大于等于30nm。步骤108中所述光学抗蚀剂为9912、 9918或AZ5214，涂敷光学抗蚀 剂后进一步进行前烘，光刻后进行曝光显影。当采用9918光刻胶时，涂敷转速4krpm，胶厚2um;所述前烘使用 热板，温度100度，时间卯秒；所述曝光的光强为5.0,时间50秒；所述 显影时间70秒。步骤109中所述腐蚀采用氢氟酸缓冲液HF+NH4F+H20在常温下进行。步骤110中所述金属电极材料为A1/Au合金，其中Al层厚度为140nm， Au层厚度为20nm;所述剥离源漏区以外的金属包括在丙酮溶液中浸泡， 将源漏区以外带胶部分的金属去剥离；所述合金的条件为550°C, N2中20分钟。步骤112中所述在多晶硅层上涂敷光刻胶采用9918光刻胶，转速 4krpm，胶厚2um;涂敷光学抗蚀剂后进一步进行前烘，光刻后进行曝光显影；所述前烘 使用热板，温度100度，时间90秒；曝光的光强为5.0,时间50秒；显影采用9918显影液，显影时间70秒；所述光刻利用光学抗蚀剂图形作为掩膜，采用高密度电感耦合等离子体ICP刻蚀方法刻蚀多晶硅，形成多晶硅栅电极。(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果1、 本发明提供的这种制作纳米晶浮栅非挥发性存储器的方法，基于旋涂(Sping-Coating)的方法实现，与常规的制备纳米晶浮栅非挥发性存 储器比较，具有工艺灵活，设备简单，成本低廉，并且制备的纳米Au颗 粒直径可控，均匀性好，器件性能优良等诸多优点。2、 本发明采用了 SOI (silicon-on-insulator)衬底材料，纳米晶浮栅非 挥发性存储器的源、漏以及沟道都制备在SOI衬底材料表层Si上。因此， 通过SOI衬底材料中间的绝缘层使得器件减少结电容和漏电流，提高速 度，降低功耗，实现高速、低功耗的目的。3、 为了制备具有纳米尺度的沟道结构，本发明采用电子束光刻技术。 它是一种有效的纳米加工手段，具有纳米级的分辨率，特别是在原子序数 相对较小的硅基衬底上，分辨率更高，十分适合于制备小尺寸的线条。4、为了制备纳米晶颗粒，本发明采用了旋涂的方法，把含有纳米Au 颗粒的有机溶胶液涂旋到已加工好的衬底材料上，然后在通过高温加热的 方法使得有机溶液挥发，All颗粒沉积到沟道区。此步骤简单，方便的实 现了纳米晶颗粒的制备，同时使得纳米晶颗粒的直径可控。
图1目前半导体与存储器产业发展状况示意图； 图2目前几种重要存储器的发展状况示意图；图3为本发明提供的纳米晶浮栅非挥发性存储器的三维结构示意图； 图4为本发明提供的纳米晶浮栅非挥发性存储器的截面图； 图5为本发明提供的制作纳米晶浮栅非挥发性存储器的方法流程图； 图6为依照本发明实施例制作纳米晶浮栅非挥发性存储器的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。如图3所示，图3为本发明提供的纳米晶浮栅非挥发性存储器的三维 结构示意图。该纳米晶浮栅非挥发性存储器采用由硅基底、埋氧层和顶层 硅构成的绝缘体上硅SOI作为衬底材料，硅基底起支撑作用，埋氧层起绝 缘隔离作用，利用顶层硅形成该纳米晶浮栅非挥发性存储器的源、漏和沟 道，在源漏上分别淀积金属电极材料形成源极和漏极，在源漏之间的浮栅上淀积多晶硅形成栅极。所述金属电极材料为铝金合金Al/Au，其中A层厚度为140mn， Au 层厚度为20nm;所述浮栅采用的是纳米金颗粒。关于本发明提供的这种纳米晶浮栅非挥发性存储器的结构，还可以参 见图4，图4为本发明提供的纳米晶浮栅非挥发性存储器的截面图。基于图3和图4提供的纳米晶浮栅非挥发性存储器，图5示出了本发 明提供的制作纳米晶浮栅非挥发性存储器的方法流程图，该方法包括以下 步骤步骤501:对SOI衬底的顶层硅进行离子注入及快速退火； 步骤502:在SOI衬底的顶层硅上涂敷电子抗蚀剂，对电子抗蚀剂进行光刻形成源、漏、沟道掩蔽图形；步骤503:利用形成的源、漏、沟道掩蔽图形为掩膜，刻蚀SOI衬底的顶层硅形成源、漏、沟道图形；步骤504:在SOI衬底的顶层硅上生长二氧化硅隧穿氧化层； 步骤505:将含有纳米金颗粒的水溶液旋涂到SOI衬底材料上； 步骤506:快速热处理，使纳米金颗粒沉积到SOI衬底材料上； 步骤507:在纳米金颗粒上淀积栅介质层；步骤508:在栅介质层上涂敷光学抗蚀剂，并光刻，确定源漏电极的 位置；步骤509:腐蚀源漏区的氧化层，为源漏电极开出接触孔，露出源漏 区的顶层硅；步骤510:蒸发金属电极材料，并剥离源漏区以外的金属，合金，使 得源漏电极形成良好的欧姆接触； 步骤511:淀积多晶硅层；步骤512:在多晶硅层上涂敷光刻胶，光刻栅区以外的多晶硅层，形 成多晶硅栅电极。上述步骤502中所述的电子抗蚀剂可采用SAL601、 Calixarene、 HSQ 等负性电子抗蚀剂或PMMA、 ZEP520正性电子抗蚀剂；所述的电子束光 刻可采用JEOL JBX-5000LS电子束光刻系统。上述步骤503中所述的干法刻蚀采用所述的刻蚀可采用CC14、 BC13、 CHF3、 SF6、 CF2Cl2等气体，可采用反应离子刻蚀(RIE)、电感耦合等离 子(ICP)刻蚀、电子回旋共振(ECR)刻蚀等刻蚀方法；所述的纳米晶 浮栅非挥发性存储器的沟道区宽度为50nm。上述步骤504中所述生长二氧化硅隧穿氧化层采用干氧氧化方法，氧 气流量为0.6L/min,氧化温度为700度，时间为10分钟。上述步骤505中所述将含有纳米金颗粒的水溶液旋涂到SOI衬底材料 上采用旋涂方法，转速控制在0.5krpm，根据水溶液中含金颗粒的浓度计 算旋涂的次数。上述步骤507中所述淀积采用等离子增强化学气相淀积(PECVD)或 低压化学气相淀积(LPCVD)方法，所述栅介质层为Si02薄膜，&02薄 膜的厚度为大于等于30nm。上述步骤508中所述光学抗蚀剂可采用9912、 9918、 AZ5214等抗蚀剂，涂敷光学抗蚀剂后进一步进行前烘，光刻后进行曝光显影。200710064867.3说明书第11/13页上述步骤510中所述金属电极材料采用140rnn的Al加上20nrn的Au， 所述的合金(即退火)的条件为55(TC， N2中20分钟。上述步骤512中所述光刻胶可采用9912、 9918、 AZ5214等抗蚀剂。基于图5所述的制作纳米晶浮栅非挥发性存储器的方法流程图，以下 结合具体的实施例对本发明制作纳米晶浮栅非挥发性存储器的具体工艺 流程进一步详细说明。如图6-l所示，对p型(100)晶向的SOI衬底(从下到上依次由硅 基底、375nm厚的埋氧层和50nm厚的顶层硅三层构成)的顶层硅进行注 入P"+离子，注入能量为20keV，注入剂量为lxl015cm—2，然后在N2气氛 中，在1200'C下快速退火15秒。如图6-2所示，在SOI衬底上涂敷1:1稀释的SAL601负性化学放大 电子抗蚀剂，涂敷转速为5000rpm，并采用热板在120。C下前烘3分钟。采用电子束直写曝光、后烘、显影在电子抗蚀剂中形成源、漏、沟道 图形，电子束曝光采用JBX-5000LS电子束光刻系统，采用50KeV加速 电压、150pA电子束流、21至30)iC/cm2曝光剂量。后烘条件为120°C、 3 分钟。采用MF CD-26显影液在室温下显影6至10分钟。如图6-3所示，利用SAL601电子抗蚀剂图形作为掩膜采用高密度电 感耦合等离子体(ICP)刻蚀方法刻蚀SOI衬底的顶层硅，从而把电子束 抗蚀剂图形转移到顶层硅上。ICP刻蚀采用CHF3气体或CffiVN2混合气 体，CHF3流量为60sccm，在400W射频功率下刻蚀，1.5分钟。接着采用 湿法去胶法(用#3号清洗液即浓H2SCM"H202煮胶)去除电子抗蚀剂掩膜。如图6-4所示，采用干氧氧化的方法在SOI表层硅上生长一层3nm的 二氧化硅隧穿氧化层。氧气流量为0.6L/min,氧化温度为700度，时间为 IO分钟。如图6-5所示，利用旋涂的方法把含有纳米金颗粒的水溶液旋涂到SOI 衬底材料上，转速控制在0.5krpm，根据水溶液中含金颗粒的浓度计算旋 涂的次数。如图6-6所示，使用热板加热的方法使的溶液中的水份挥发，纳米金 颗粒沉积到SOI衬底材料的表面，热板温度控制在100度，加热10分钟。 如图6-7所示，采用PECVD或LPCVD方法淀积30nm厚的Si02介质层，作为栅介质层。如图6-8所示，采用9918光刻胶，转速4krpm，胶厚2um;前烘使 用热板，温度100度，时间90秒；光学曝光,光强5.0,时间50秒；9918 显影液，显影时间70秒。如图6-9所示，釆用稀HF溶液腐蚀源漏区的氧化层，为源漏电极开 出接触孔。如图6-10所示，电子束蒸发140nmAL/20nmAu，作为源漏电极。 如图6-ll所示，在丙酮溶液中浸泡，剥离，使得其它带胶部分的金属去除掉，然后在550度，N2气氛中，退火20分钟，使得源漏电极形成良好的欧姆接触。如图6-12所示，淀积多晶硅。如图6-13所示，采用9918光刻胶，转速4krpm，胶厚2um;前烘使用热板，温度100度，时间90秒；光学曝光,光强5.0，时间50秒；9918 显影液，显影时间70秒。如图6-14所示，利用光学抗蚀剂图形作为掩膜采用高密度电感耦合等 离子体(ICP)刻蚀方法刻蚀多晶硅，形成多晶硅栅图形。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1. 一种纳米晶浮栅非挥发性存储器，其特征在于，该纳米晶浮栅非挥发性存储器采用由硅基底、埋氧层和顶层硅构成的绝缘体上硅SOI作为衬底材料，硅基底起支撑作用，埋氧层起绝缘隔离作用，利用顶层硅形成该纳米晶浮栅非挥发性存储器的源、漏和沟道，在源漏上分别淀积金属电极材料形成源极和漏极，在源漏之间的浮栅上淀积多晶硅形成栅极。
2、 根据权利要求1所述的纳米晶浮栅非挥发性存储器，其特征在于， 所述金属电极材料为铝金合金A1/Au，其中A1层厚度为140nm， Au层厚 度为20nm;所述浮栅采用的是纳米金颗粒。
3、 一种制作纳米晶浮栅非挥发性存储器的方法，其特征在于，该方 法包括步骤101:对SOI衬底的顶层硅进行离子注入及快速退火； 步骤102:在SOI衬底的顶层硅上涂敷电子抗蚀剂，对电子抗蚀剂进行光刻形成源、漏、沟道掩蔽图形；步骤103:利用形成的源、漏、沟道掩蔽图形为掩膜，刻蚀SOI衬底的顶层硅形成源、漏、沟道图形；步骤104:在SOI衬底的顶层硅上生长二氧化硅隧穿氧化层； 步骤105:将含有纳米金颗粒的水溶液旋涂到SOI衬底材料上； 步骤106:快速热处理，使纳米金颗粒沉积到SOI衬底材料上； 步骤107:在纳米金颗粒上淀积栅介质层；步骤108:在栅介质层上涂敷光学抗蚀剂，并光刻，确定源漏电极的位置；步骤109:腐蚀源漏区的氧化层，为源漏电极开出接触孔，露出源漏 区的顶层硅；步骤110:蒸发金属电极材料，并剥离源漏区以外的金属，合金，使 得源漏电极形成良好的欧姆接触； 步骤lll:淀积多晶硅层；步骤112:在多晶硅层上涂敷光刻胶，光刻栅区以外的多晶硅层，形 成多晶硅栅电极。
4、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法，其特征在于，步骤101中所述离子注入为P"+离子注入，注入能量为20keV， 注入剂量为lxl015cm—2;所述快速退火条件为在N2气氛中，在120(TC下快速退火15秒。
5、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤102中所述电子抗蚀剂为负性电子抗蚀剂SAL601、HSQ 或Calixarene，或者为正性电子抗蚀剂PMMA或ZEP520;涂敷转速为 5000rpm，涂敷电子抗蚀剂后进一步采用热板在12(TC下前烘3分钟；所述对电子抗蚀剂进行光刻形成源、漏、沟道掩蔽图形包括采用电 子束直写曝光、后烘、显影在电子抗蚀剂中形成源、漏、沟道图形，电子 束曝光采用JBX-5000LS电子束光刻系统，采用50KeV加速电压、150pA 电子束流、21至3(VC/cn^曝光剂量；后烘条件为120°C、 3分钟；显影条 件为采用MFCD-26显影液在室温下显影6至IO分钟。
6、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法，其特征在于，步骤103中所述刻蚀时采用的刻蚀方法为反应离子刻蚀RIE、电感耦合等离子ICP刻蚀或电子回旋共振ECR刻蚀，采用的刻蚀气体为 CC14、 BC13、 CHF3、 SF^CF2C12。
7、 根据权利要求6所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，当利用SAL601电子抗蚀剂图形作为掩膜采用高密度电感耦 合等离子体ICP刻蚀方法刻蚀SOI衬底的顶层硅时，采用CHF3气体或 CHF3/N2混合气体，CHF3流量为60sccm，在400W射频功率下刻蚀1.5分 钟，然后进一步采用湿法去胶法去除电子抗蚀剂掩膜，所述湿法去胶法是 采用#3号清洗液浓H2S04+H202煮胶。
8、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤104中所述生长二氧化硅隧穿氧化层采用千氧氧化方法， 氧气流量为0.6L/min,氧化温度为700度，时间为10分钟。
9、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤105中所述将含有纳米金颗粒的水溶液旋涂到SOI衬底 材料上采用旋涂方法，转速控制在0.5krpm，根据水溶液中含金颗粒的浓度计算旋涂的次数。
10、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤106中所述快速热处理采用热板加热的方法，热板温度 控制在100度，加热IO分钟。
11、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤107中所述淀积采用等离子增强化学气相淀积PECVD 或低压化学气相淀积LPCVD方法，所述栅介质层为Si02薄膜，Si02薄膜的厚度为大于等于30nm。
12、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤108中所述光学抗蚀剂为9912、 9918或AZ5214，涂敷 光学抗蚀剂后进一步进行前烘，光刻后进行曝光显影。
13、 根据权利要求12所述的制作纳米晶浮栅非挥发性存储器的方法, 其特征在于，当采用9918光刻胶时，涂敷转速4krpm，胶厚2um;所述 前烘使用热板，温度100度，时间90秒；所述曝光的光强为5.0,时间50 秒；所述显影时间70秒。
14、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤109中所述腐蚀采用氢氟酸缓冲液HF+NH4F+H20在常 温下进行。
15、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤110中所述金属电极材料为Al/Au合金，其中Al层厚 度为140nm， Au层厚度为20nm;所述剥离源漏区以外的金属包括在丙酮溶液中浸泡，将源漏区以外 带胶部分的金属去剥离；所述合金的条件为550°C， N2中20分钟。
16、 根据权利要求3所述的制作纳米晶浮栅非挥发性存储器的方法， 其特征在于，步骤112中所述在多晶硅层上涂敷光刻胶采用9918光刻胶， 转速4krpm，胶厚2um;涂敷光学抗蚀剂后进一步进行前烘，光刻后进行曝光显影；所述前烘 使用热板，温度100度，时间90秒；曝光的光强为5.0,时间50秒；显影采用9918显影液，显影时间70秒；所述光刻利用光学抗蚀剂图形作为掩膜，采用高密度电感耦合等离子体ICP刻蚀方法刻蚀多晶硅，形成多晶硅栅电极。
全文摘要
本发明涉及纳米电子器件及纳米加工技术领域，公开了一种纳米晶浮栅非挥发性存储器，采用由硅基底、埋氧层和顶层硅构成的绝缘体上硅(SOI)作为衬底材料，硅基底起支撑作用，埋氧层起绝缘隔离作用，利用顶层硅形成该纳米晶浮栅非挥发性存储器的源、漏和沟道，在源漏上分别淀积金属电极材料形成源极和漏极，在源漏之间的浮栅上淀积多晶硅形成栅极。本发明同时公开了一种制作纳米晶浮栅非挥发性存储器的方法。利用本发明，具有工艺灵活，设备简单，成本低廉，并且制备的纳米Au颗粒直径可控，均匀性好，器件性能优良等诸多优点。
文档编号H01L29/49GK101276841SQ20071006486
公开日2008年10月1日 申请日期2007年3月28日 优先权日2007年3月28日
发明者明 刘, 叶甜春, 李维龙, 琴 王, 锐 贾, 陈宝钦, 龙世兵 申请人:中国科学院微电子研究所