一种闪存式存储器及其读取电路及其读取方法
【技术领域】
[0001]本发明涉及信息读取技术领域，更具体的说，涉及一种闪存式存储器及其读取电路及其读取方法。
【背景技术】
[0002]闪存式存储器包括多个存储器单元，一个存储器单元由一个浮栅存储器单元组成，信息的表示取决于浮栅中是否有电子，浮栅中如果有电子表示逻辑0，否则表示逻辑I。当浮栅处于不同的逻辑状态时，其导通的电阻不同，存储器单元的读取利用该原理进行。
[0003]当对存储器单元施加栅极电压和源漏电压时，逻辑I状态时的漏电流大，逻辑O状态时的漏电流小。现有技术对存储器单元进行信息读取时，将存储器单元的漏电流与设定的参考电流比较，如果大于参考电流，说明浮栅存储器单元处于逻辑I状态，如果小于参考电流，所述浮栅存储器单元处于逻辑O状态。
[0004]现有技术在对存储器单元进行信息读取时，需要设定的参考电流，半导体器件的制作工艺不同会导致浮栅存储器单元的漏电流以及参考电流的不同，影响闪存式存储器的读取区间稳定性。
【发明内容】
[0005]为解决上述问题，本发明提供了一种闪存式存储器及其读取电路及其读取方法，无需参考电流，保证了闪存式存储器的读取区间稳定性。
[0006]为实现上述目的，本发明提供了一种闪存式存储器的读取电路，该读取电路包括:存储器单元、位线选择电路以及耦合电路；
[0007]所述耦合电路包括:第一输入端、第二输入端以及输出端；
[0008]所述存储器单元包括:第一位元以及第二位元；所述第一位元通过所述位线选择电路与所述第一输入端连接，所述第二位元通过所述位线选择电路与所述第二输入端连接;
[0009]其中，所述位线选择电路用于控制所述存储器单元与所述耦合电路的导通状态；所述耦合电路用于将所述第一位元的电压信息以及所述第二位元的电压信息进行耦合，并通过所述输出端输出耦合后的电压信号。
[0010]优选的，在上述读取电路中，还包括:输入平衡电路；所述输入平衡电路包括:第一端口、第二端口以及控制端；所述第一端口与所述第一输入端连接，所述第二端口与所述第二输入端连接；
[0011]其中，所述控制端接入均压控制信号，所述均压控制信号用于将所述第一端口与所述第二端口的电压均设置为预设电压；所述耦合电路在所述第一端口与所述第二端口的电压均为所述预设电压后读取所述第一位元的电压信息与第二位元的电压信息。
[0012]优选的，在上述读取电路中，所述位线选择电路包括:第一开关管以及第二开关管；
[0013]其中，所述第一开关管的源极与所述第一位元连接，其漏极与所述第一输入端连接；所述第二开关管的源极与所述第二位元连接，其漏极与所述第二输入端连接；所述第一开关管与所述第二开关的栅极均接入位线选择信号，所述位线选择信号用于控制所述第一开关管与所述第二开关管同时导通或是同时断开。
[0014]优选的，在上述读取电路中，所述输入平衡电路为第三开关管，所述第三开关管的源极与所述第一输入端连接，其漏极与所述第二输入端连接，其栅极接入所述均压控制信号。
[0015]优选的，在上述读取电路中，所述输入平衡电路包括:第四开关管和第五开关管；
[0016]其中，所述第四开关管的源极与所述第五开关管的源极均与第一电压源连接，二者的栅极均接入所述均压控制信号；所述第四开关管的漏极与所述第一输入端连接，所述第五开关管的漏极与所述第二输入端连接。
[0017]优选的，在上述读取电路中，所述耦合电路包括:第一放大器、第六开关管以及第七开关管；
[0018]所述第六开关管的漏极连接所述第一输入端，其源极连接第二电压源，其栅极连接所述第一放大器的正向输入端；
[0019]所述第七开关管的漏极连接所述第二输入端，其源极连接所述第二电压源，其栅极连接所述第一放大器的负向输入端；
[0020]所述第一放大器的输出端为所述耦合电路的输出端，其正向输入端连接所述第二输入端，其负向输入端连接所述第一输入端。
[0021 ] 优选的，在上述读取电路中，所述耦合电路包括:第二放大器、第八开关管以及第九开关管；
[0022]所述第二放大器的输出端为所述耦合电路的输出端，其正向输入端连接所述第一输入端，其负向输入端连接所述第二输入端；
[0023]所述第八开关管的源极连接第三电压源，其漏极连接所述第一输入端；
[0024]所述第九开关管的源极连接所述第三电压源，其漏极连接所述第二输入端，其栅极与所述第八开关管的栅极连接。
[0025]优选的，在上述读取电路中，所述耦合电路包括:第一反相器以及第二反相器；
[0026]其中，所述第一反相器的输入端连接所述第一输入端，其输出端连接所述第二输入端；所述第二反相器的输入端连接所述第二输入端，其输出端连接所述第一输入端；所述第二输入端为所述耦合电路的输出端。
[0027]本发明还提供了一种闪存式存储器，该闪存式存储器包括:上述的读取电路。
[0028]本发明还提供了一种上述闪存式存储器的读取方法，其特征在于，该读取方法包括:
[0029]选取待读取的存储器单元；
[0030]获取所述存储器单元的第一位元的电压信息与第二位元的电压信息，并将所述第一位元的电压信息以及第二位元的电压信息进行耦合，输出耦合后的电压信息；
[0031]根据所述耦合电压确定所述存储器单元的存储信息。
[0032]优选的，在上述读取方法中，还包括:
[0033]在获取所述第一位元的电压信息以及所述第二位元的电压信息前，将所述第一位元输出端的电压以及所述第二位元输出端的电压均设置为预设电压。
[0034]优选的，在上述读取方法中，所述将所述第一位元输出端的电压以及所述第二位元输出端的电压均设置为预设电压为:
[0035]分别对所述第一位元输出端的电压以及所述第二位元输出端的电压进行预充电，使得二者为相同的预设电压；
[0036]或，导通所述第一位元输出端以及所述第二位元输出端，使得二者为相同的预设电压。
[0037]通过上述描述可知，本申请所提供闪存式存储器的读取电路包括:存储器单元、位线选择电路、输入平衡电路以及耦合电路；所述耦合电路包括:第一输入端、第二输入端以及输出端；所述存储器单元包括:第一位元以及第二位元；所述第一位元通过所述位线选择电路与所述第一输入端连接，所述第二位元通过所述位线选择电路与所述第二输入端连接；其中，所述位线选择电路用于控制所述存储器单元与所述耦合电路的导通状态；所述耦合电路用于将所述第一位元的电压信息以及所述第二位元的电压信息进行耦合，并通过所述输出端输出耦合后的电压信号。所述读取电路中存储器单元包括两个用于信息存储的位元，在进行读取时，通过所述耦合电路根据所述第一位元以及第二位元的电压信息的耦合状态即可确定所述存储器单元的存储状态，无需设置参考电流，保证了闪存式存储器的读取区间稳定性。
[0038]本发明提供的读取方法以及闪存式存储器可以根据所述耦合状态，确定所述存储器单元的存储状态，无需参考电流实现非方式简单，且保证了闪存式存储器的读取区间稳定性。
【附图说明】
[0039]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0040]图1为本申请实施例提供的一种闪存式存储器的读取电路的结构示意图；
[0041]图2为本实施例提供的另一种闪存式存储器的读取电路的结构示意图；
[0042]图3为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图；
[0043]图4为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图；
[0044]图5为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图；
[0045]图6为本申请实施例提供的一种闪存式存储器的读取方法的流程示意图。
【具体实施方式】
[0046]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0047]正如【背景技术】中所述，现有在对存储器单元进行信息读取时，需要设定的参考电流，半导体器件的制作工艺不同会导致浮栅存储器单元的漏电流以及参考电流的不同，影响闪存式存储器的读取区间稳定性。
[0048]发明人研究发现，如果将存储器单元设置为具有两个用于信息存储的位元，由于是根据所述两个位元的耦合状态进行存储逻辑