闪存存储器栅极结构及其制作方法
【技术领域】
[0001]本发明涉及一种闪存存储器栅极结构及其制作方法，尤其是涉及一种使得选择栅极结构与浮置栅极结构之间的间隙缩小的栅极结构及其制作方法。
【背景技术】
[0002]闪存存储器(flash memory)是一种非挥发性(non-volatile)存储器,其在缺乏外部电源供应时，也能够保存存储在存储器中的信号内容。近几年来，由于闪存存储器具有可重复写入以及可被电抹除等优点，因此，已被广泛地应用在移动电话(mobile phone)、数字相机(digital camera)、游戏机(video player)、个人数字助理(personal digitalassistant, PDA)等电子产品或正在发展中的系统单芯片(system on a chip, S0C)中。
[0003]然而，现有的分离栅(split gate)闪存存储器在制作过程中容易遇到选择栅极与控制栅极对准偏差(overlay shift)的问题，并且制作步骤繁复，因此需要改善。
【发明内容】
[0004]有鉴于此，本发明的目的在于提供一种新颖的闪存存储器栅极结构及其制作方法，以解决上述问题。
[0005]根据本发明的一优选实施例，本发明提供一种闪存存储器栅极结构的制作方法，包含:首先提供一基底，基底包含一阵列区，再依序形成一第一绝缘层、一第一导电层和一第二绝缘层，覆盖基底的阵列区，然后在第一导电层和第二绝缘层内形成至少一第一沟槽，之后形成一第二导电层和一掩模层于阵列区并且覆盖第二绝缘层，其中第二导电层填满第一沟槽，接续形成多个图案化掩模层，接着于各个图案化掩模层的两侧各形成一间隙壁，最后以图案化掩模层与间隙壁为掩模蚀刻第一导电层，直至第一绝缘层曝露出来，以形成一第一栅极结构和一第二栅极结构，其中第一栅极结构包含第一沟槽，并且该第一栅极结构与第二栅极结构之间具有一间隙。
[0006]根据本发明的另一优选实施例，一种闪存存储器结构，包含:一第一栅极结构、一第二栅极结构以及一源极与一漏极分别设置于闪存存储器结构的两侧，第一栅极结构与第二栅极结构相邻地形成于一基底上，并且两者之间具有一间隙，第一栅极结构与第二栅极结构分别包含:一第一绝缘层、一第一导电层、一第二绝缘层、一第二导电层、一掩模层、以及一间隙壁覆盖于掩模层的侧壁，其中第一栅极结构的第二绝缘层与第一导电层具有一沟槽，并且第二导电层延伸至沟槽与该第一导电层相连接；其中第一栅极结构作为一选择栅极，第二栅极结构作为一控制栅极以及一浮置栅极。
[0007]根据本发明的另一优选实施例，一种闪存存储器结构的读取方法，闪存存储器结构包含一第一栅极结构以及一第二栅极结构形成于一基底上，第一栅极结构包含一选择栅极，第二栅极结构包含一控制栅极，其中第一栅极结构与第二栅极结构之间具有一间隙，并且闪存存储器结构两侧的基底中分别有一源极以及一漏极，读取方法包含:在选择栅极施加Vcc电压，在基底施加O伏特电压，在源极施加O伏特电压，在漏极施加I伏特电压，以及于控制栅极施加Vcc电压。
[0008]根据本发明的另一优选实施例，一种闪存存储器结构的写入方法，闪存存储器结构包含一第一栅极结构以及一第二栅极结构形成于一基底上，第一栅极结构包含一选择栅极，第二栅极结构包含一控制栅极，其中第一栅极结构与第二栅极结构之间具有一间隙，并且闪存存储器结构两侧的基底中分别有一源极以及一漏极，写入方法包含:在选择栅极施加I?4伏特电压，在基底施加O伏特电压，在源极施加3?5.5伏特电压，在漏极施加O伏特电压或是I?2微安培，以及于该控制栅极施加8.5?13电压。
[0009]根据本发明的另一优选实施例，一种闪存存储器结构的抹除方法，闪存存储器结构包含一第一栅极结构以及一第二栅极结构形成于一基底上，第一栅极结构包含一选择栅极，第二栅极结构包含一控制栅极，其中第一栅极结构与第二栅极结构之间具有一间隙，并且闪存存储器结构两侧的基底中分别有一源极以及一漏极，抹除方法包含:在选择栅极施加O伏特电压，在基底施加7?11伏特电压，源极维持浮置或是O伏特，在漏极施加O伏特电压或者维持浮置，以及于控制栅极施加-7?-11伏特电压。
[0010]—种闪存存储器结构的抹除方法，闪存存储器结构包含一第一栅极结构以及一第二栅极结构形成于一基底上，第一栅极结构包含一选择栅极，第二栅极结构包含一控制栅极，其中第一栅极结构与第二栅极结构之间具有一间隙，并且闪存存储器结构两侧的基底中分别有一源极以及一漏极，抹除方法包含:在选择栅极施加O伏特电压，在基底施加O伏特电压，源极施加5?9伏特电压，在漏极施加O伏特电压或者维持浮置，以及于控制栅极施加-7?-11伏特电压。
【附图说明】
[0011]图1至图7为本发明的优选实施例所绘示的闪存存储器栅极的制作方法示意图；
[0012]图8A为本发明的一优选实施例所绘示的闪存存储器栅极的制作方法的变化型的不意图；
[0013]图SB为本发明的一优选实施例所绘示的闪存存储器栅极的制作方法的变化型的不意图；
[0014]图SC为本发明的一优选实施例所绘示的闪存存储器栅极的制作方法的变化型的不意图；
[0015]图9A为本发明的一优选实施例所绘示的闪存存储器栅极结构的变化型的示意图；
[0016]图9B为本发明的一优选实施例所绘示的闪存存储器栅极结构的变化型的示意图；
[0017]图9C为本发明的一优选实施例所绘示的闪存存储器栅极结构的变化型的示意图；
[0018]图10为本发明闪存存储器结构在不同模式下的操作电压的示意图。
[0019]符号说明
[0020]10基底12 第一绝缘层
[0021]12’图案化第一绝缘层14 第一导电层
[0022]14’图案化第一导电层16 第二绝缘层
[0023]16’图案化第二绝缘层18图案化掩模层
[0024]20沟槽22第二导电层
[0025]22’图案化第二导电层24掩模层
[0026]24’图案化掩模层26 图案化光致抗蚀剂层
[0027]28间隙壁材料层30 间隙壁
[0028]32第一栅极结构34第二栅极结构
[0029]100闪存存储器栅极结构102源极
[0030]104漏极
【具体实施方式】
[0031]为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
[0032]图1至图7为根据本发明的优选实施例绘示的闪存存储器栅极的制作方法示意图。
[0033]首先提供一基底10,基底10包含一阵列区A,接着依序形成一第一绝缘层12、一第一导电层14和一第二绝缘层16。第一绝缘层12和第二绝缘层16可以各自地为单层或多层的绝缘材料所构成，包括硅氧化物、氮氧化物或高介电常数介电层。根据本发明的优选实施例，第一绝缘层12为氧化硅，第二绝缘层16为氧化硅和氮化硅所组成的多材料层，例如:氧化硅-氮化硅-氧化硅或者氧化硅-氮化硅-氧化硅-氮化硅等。第一导电层14可以为多晶硅、金属硅化物或具有特定功函数的金属材料，根据本发明的优选实施例，第一导电层14可以为多晶石圭。
[0034]之后如图2所示，形成一图案化掩模层18，并且图案化掩模层18曝露部分阵列区A的第二绝缘层16，然后以图案化掩模层18为掩模，蚀刻第二绝缘层16和第一导电层14，以在第一导电层14和第二绝缘层16中形成多个沟槽20，接着移除图案化掩模层18。
[0035]如图3所示，依序形成一第二导电层22和一掩模层24覆盖阵列区A的第二绝缘层16并且第二导电层22填满在阵列区A的沟槽20。第二导电层22可以为多晶硅、金属硅化物或具有特定功函数的金属材料，掩模层24可以为氮化硅或是其它合适的材料。
[0036]如图4所示，利用光刻及显影制作工艺，形成一图案化光致抗蚀剂层26，并且曝露部分阵列区A的掩模层24，详细来说，图案化光致抗蚀剂层26定义出后续选择栅极结构、控制栅极结构和浮置栅极结构的位置。接着如图5所示，以图案化光致抗蚀剂26为掩模，蚀刻掩模层24并且以第二导电层22作为蚀刻停止层，以在阵列区A内形成多个图案化掩模层24’，接着，移除图案化光致抗蚀剂26。如图6所示，在各个图案化掩模层24’上顺应地形成一间隙壁材料层28，如图7所示，干蚀刻阵列区A的间隙壁材料层28，在各个图案化掩模层24’的两侧各形成一间隙壁30，再以间隙壁30和图案化掩模层24’为掩模以自我对准的方式，依序蚀刻第二导电层22、第二绝缘层16、第一导电层14和第一绝缘层12,直至基底10曝露出来，以形成图案化第一绝缘层12’、图案化第一导电层14’、图案化第二绝缘层16’和图案化第二导电层22’并且形成一第一栅极结构32和一第二栅极结构34，其中第一栅极结构32包含了图案化第一绝缘层12’、图案化第一导电层14’、图案化第二绝缘层16’、图案化第二导电层22’和沟槽20，此外，第一栅极结构32之后会作为一选择栅极结构，第二栅极结构34中的图案化第二导电层22’和图案化第二绝缘层16’之后会作为一控制栅极结构，而图案化第一导电层14