一种蛋糕结构的3d nor型存储器及其形成方法
【技术领域】
[0001]本发明涉及存储器领域，具体设计一种蛋糕结构的3DNOR型存储器及其形成方法。
【背景技术】
[0002]随着工艺尺寸的缩小，基于平面结构的存储密度提高，相应的制造成本也越来越高，于是产生了三维存储结构。
[0003]BiCS结构是现有的研究非常广泛的3D NAND flash结构。BiCS结构的存储密度比较平面结构的存储单元有了很大提高，但是在空间利用率不足，存储密度不高。
【发明内容】
[0004]本发明旨在至少解决上述技术问题之一。
[0005]为此，本发明的第一个目的在于提出一种蛋糕结构的3DNOR型存储器的形成方法。
[0006]本发明的第二个目的在于提出一种蛋糕结构的3DNOR型存储器。
[0007]为了实现上述目的，本发明的实施例公开了一种蛋糕结构的3DNOR型存储器的形成方法，包括以下步骤:S1:在硅胶片上掺杂制作硅衬底;S2:在所述硅衬底上依次沉淀隔离层和栅介质层;S3:对所述栅介质层和所述隔离层竖直刻蚀多个孔，所述多个孔的下端与所述硅衬底的上表面均齐平；S401:从所述多个孔的内壁向孔心均依次周向沉积ONO层；S402:从所述多个孔的孔心处淀积多晶硅填满所述多个孔;S403:对填充后的所述多个孔的孔口处均进行平坦化处理；S5:对所述隔离层和所述栅介质层进行刻蚀，形成台阶和隔离槽;以及S6:在所述台阶上设置栅电极。
[0008]根据本发明实施例的蛋糕结构的3DNOR型存储器的形成方法，空间利用率高、存储密度大。
[0009]另外，根据本发明上述实施例的蛋糕结构的3DNOR型存储器的形成方法，还可以具有如下附加的技术特征:
[0010]进一步地，所述步骤SI进一步包括:注入硼元素进行掺杂，达到lel9cm —3。
[0011 ]进一步地，所述步骤S2进一步包括:所述隔离层为二氧化硅隔离层，其中，所述二氧化硅隔离层的厚度为所述栅介质层厚度的两倍。
[0012]进一步地，所述步骤S401进一步包括:所述ONO层从外到内依次为二氧化硅层、氮化硅层和二氧化硅层。
[0013]进一步地，所述步骤S5进一步包括:根据所述隔离层的厚度和所述栅介质层的厚度设置所述台阶的数量和深度。
[0014]为了实现上述目的，本发明的实施例公开了一种蛋糕结构的3DNOR型存储器，是通过上述蛋糕结构的3D NOR型存储器的形成方法制备的。
[0015]根据本发明实施例的蛋糕结构的3DNOR型存储器的形成方法，相比BiCS结构具有更好的空间利用率和存储密度。本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【附图说明】
[0016]本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0017]图1是本发明一个实施例的流程不意图；
[0018]图2-图7是本发明一个实施例的蛋糕结构的3DNOR型存储器的形成过程示意图；
[0019]图8是本发明一个实施例的蛋糕型3DNAND flash的单元的示意图；
[0020]图9是本发明一个实施例的A-A向剖视示意图。
【具体实施方式】
[0021]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
[0022]在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0023]在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接;可以是机械连接，也可以是电连接;可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0024]参照下面的描述和附图，将清楚本发明的实施例的这些和其他方面。在这些描述和附图中，具体公开了本发明的实施例中的一些特定实施方式，来表示实施本发明的实施例的原理的一些方式，但是应当理解，本发明的实施例的范围不受此限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
[0025]以下结合附图描述根据本发明实施例的蛋糕结构的3DNOR型存储器的形成方法。
[0026]图1是本发明一个实施例的流程图，图2至图7是本发明一个实施例的蛋糕结构的3D NOR型存储器的形成过程示意图。
[0027]本发明提供一种蛋糕结构的3DNOR型存储器的形成方法，包括以下步骤:
[0028]S1:在硅胶片上掺杂制作硅衬底100。
[0029]具体地，如图2所示，在硅片上掺杂制作硅衬底100，掺杂的浓度根据实际情况而定，一般是注入硼元素，达到I e 19cm-3。
[0030]S2:在硅衬底100上依次沉淀隔离层200和栅介质层300。
[0031]具体地，如图3所示，隔离层200为S12隔离层，隔离层200的厚度根据实际工艺尺寸而定，隔离层200的目的是为了实现电学隔离.隔离层200—般为栅介质层厚度的两倍，栅介质层的厚度取决